Приложение 1

Примеры разработки цифровых схем на ПЛИС

Вариант № 1

Рис. П.1.1. Регистр

Рис. П.1.2. Результаты моделирования регистра

86

Вариант № 2

Рис. П.1.3. Трехразрядный сумматор на элементах исключающее ИЛИ, И-НЕ

Рис. П.1.4. Результаты моделирования трехразрядного сумматора на элементах исключающее ИЛИ, И-НЕ

87

Вариант № 3

Рис. П.1.5. Трехразрядный сумматор на элементах И-НЕ

Рис. П.1.6. Результаты моделирования трехразрядного сумматора на элементах И-НЕ

88

Вариант № 4

Рис. П.1.7. Дешифратор на элементах И-НЕ

Рис. П.1.8. Результаты моделирования дешифратора на элементах И-НЕ

89