ФОЭ / СлайдыФОЭчасть2

Примеры контактной и простейшей схемной реализаций элементов ИЛИ-НЕ и И-НЕ

Формы записи логических функций (ДНФ, КНФ)

Совершенная дизъюнктивная нормальная форма (СДНФ)

Математическое выражение логической функции в СДНФ получают из таблицы истинности следующим образом: для каждого набора аргументов, при котором функция равна 1, записывают элементарные произведения переменных, причем переменные, значения которых равны нулю, записывают с инверсией. Полученные произведения, называемые конституента-

ми единицы или минтермами, суммируют.

у(а,b,с) =abc + аbс + ab c + аbс

Совершенная конъюнктивная нормальная форма (СДНФ)

При этом для каждого набора аргументов таблицы истинности, при котором функция у равна 0, составляют элементарную сумму, причем переменные, значение которых равно 1, записывают с отрицанием. Полученные суммы, называемые конституентами нуля или макстермами, объединяют операцией логического умножения

у(а,b,с) =(а + b + с)(а + b + с)(а + b + с)( а + b + с)

Переход от логической функции к логической схеме

у(а,b,с) =(а + b + с)(а + b + с)(а + b + с)( а + b + с)

Слева располагаем входы a, b и с с ответвлениями на три инвертора, затем четыре элемента ИЛИ и, наконец, элемент И на выходе.

Карты Карно для функций 2-х, 3-х и 4-х переменных

Карта Карно — графическое представление всех возможных минтермов (2n) для данного числа переменных (n). Каждый минтерм изображается в виде клетки, расположенной так, что минтермы, находящиеся в соседних клетках, отличаются друг от друга только одной переменной.

Примеры минимизации логических функций

Основу минимизации логических функций с помощью карт Карно составляет следующее: два минтерма, находящиеся в соседних клетках карты, могут быть заменены одной конъюнкцией, содержащей на одну переменную меньше. Если соседними являются две пары минтермов, то такая группа из четырех минтермов может быть заменена конъюнкцией, которая содержит на две переменные меньше.

При минимизации функции следует помнить, что одна и та же клетка карты Карно может входить в несколько групп и что соседними клетками являются не только клетки, расположенные рядом по горизонтали и вертикали, но и клетки на противоположных границах карты Карно.

Доопределение ФАЛ: а — единицами; б — нулями

ТРАНЗИСТОРНО-ТРАНЗИСТОРНАЯ ЛОГИКА

Микросхемы транзисторно-транзисторной логики (ТТЛ) широко применяются в цифровой аппаратуре. В них удачно сочетаются хорошие функциональные показатели: быстродействие, помехоустойчивость, нагрузочная способность — с умеренным потреблением энергии и невысокой стоимостью

Многоэмиттерный транзистор

Основная особенность микросхем транзисторно-транзисторной логики состоит в том, что во входной цепи используется специфический интегральный прибор — многоэмиттерный транзистор. От обычных биполярных транзисторов он отличается тем, что имеет несколько эмиттеров (2, 3, 4 или 8), объединенных общей базой

Эмиттеры расположены так, что непосредственное взаимодействие между ними через участок базы отсутствует. Поэтому многоэмиттерный транзистор можно рассматривать как совокупность нескольких независимых транзисторов с объединенными коллекторами и базами.

Базовый элемент ТТЛ 155-й серии и его передаточная характеристика

Схема содержит три каскада: входной (транзистор VT1 и резистор R1); фазорасщепительный (транзистор VT2, резистор R2, а также узел VT3, R3, R4); выходной (транзисторы VT4, VT5, диод VD5

Передаточная и входная характеристики базового элемента 155-й серии

Сростом входного напряжения ток линейно уменьшается, пока не будет достигнут порог переключения элемента (точка А). На участке до точки В эмиттерный переход смещен в прямом направлении, а коллекторный заперт.

Участок характеристик АВ, близкий к линейному, обусловлен тем, что транзистор VT2 работает в активном режиме и оба выходных транзистора VT4 и VT5 частично открыты. В точке В происходит запирание транзистора VT4, a VT5 переходит в область насыщения. Входной ток становится минимальным.

Сростом входного напряжения входной ток меняет знак. Поскольку в инверсном режиме коэффициент передачи тока многоэмиттерного транзистора мал, то эмиттерный ток также мал и составляет при UBX =2,4 В примерно 10—20 мкА. С повышением входного напряжения этот ток растет и может достичь

при Uвх=4 В предельно допустимого значения, равного 40 мкА.