Отчеты / ЛАБ4

2

1 Введение

Цель работы: является изучение основных типов триггеров, их принципы построения и работы.

Задание:

1.Составьте таблицы функционирования для схем из табл. 16 из методички согласно варианту. В таблице подпишите режимы работы триггера;

2.Соберите схемы заданных триггеров согласно варианту;

3.Промоделируйте работу всех схем в двух режимах и исследуйте минимальный порог длительности активного уровня управляющего сигнала.

Проведите анализ результатов моделирования разных режимов;

4.Сверьте результаты моделирования с составленными таблицами функционирования;

5.Повторите п. 2-4, только для описания устройств вместо схем на холстах .bdf используйте заданный вариантом HDL.

Задания по варианту:

1.RS/JK – s2-RS, И-НЕ;

2.T – d, ИЛИ-НЕ;

3.D – s1, ИЛИ-НЕ.

3

2 Ход работы

2.1 Триггер s2-RS с базисом И-НЕ Таблица истинности для триггера представлена ниже.

Таблица 1 – Таблица функционирования для двухступенчатого RS триггера.

Формулы к базису И-НЕ:

4

На рисунке 1 изображена схема двухступенчатого RS триггера.

Рисунок 1- Схема двухступенчатого RS триггера.

После построения схемы было проведено моделирование в двух режимах timing и functional. Результаты моделирования представлены на рисунках 2 и 3.

Рисунок 2 – Результат моделирования в режиме timing.

Рисунок 3 – Результат моделирования в режиме function.

5

Был написан код для двухступенчатого RS триггера на VHDL. Код представлен ниже на рисунке 4.

Рисунок 4 – Код на VHDL для двухступенчатого RS триггера.

После компиляции кода было проведено моделирование в двух режимах timing и functional. На рисунках 5 и 6 представлено моделирование в двух режимах.

Рисунок 5 – Результат моделирования в режиме timing.

Рисунок 6 – Результат моделирования в режиме function.

6

2.2 Динамический Т триггер

Таблица истинности для триггера представлена ниже.

Таблица 2 – Таблица функционирования T триггера

Формулы для базиса ИЛИ-НЕ

( ) ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

+ 2 = 1( + 1) ( + 1)

̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

( + 2) = ( + 1) 1( + 1)

̅̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

1( + 1) = 1( + 1) ( + 1)

̅̅̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅

1( + 1) = 1( + 1) ( + 1)

̅̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

2( ) = ( ) 1( + 1)

̅̅̅̅̅̅̅ ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅

2( ) = 1( ) ( )

7

На рисунке 7 изображена схема d-T триггера.

Рисунок 7 – Схема d-T триггера.

После построения схемы было проведено моделирование в двух режимах timing и functional. Результаты моделирования представлены на рисунках 8 и 9.

Рисунок 8 – Результат моделирования в режиме timing.

Рисунок 9 – Результат моделирования в режиме function.

8

Был написан код для d-T триггера на VHDL. Код представлен ниже на рисунке 10.

Рисунок 10 – Код на VHDL для d-T триггера.

После компиляции кода было проведено моделирование в двух режимах timing и functional. На рисунках 11 и 12 представлено моделирование в двух режимах.

Рисунок 11 – Результат моделирования в режиме timing.

Рисунок 12 – Результат моделирования в режиме function.