5.2. Краткое описание сигнальных процессоров

От сигнального процессора зависит быстродействие и, как следствие, качество обработки потока информации в демодуляторе.

Компания производитель Texas Instruments выпускает процессоры различных назначений. Для разрабатываемого устройства необходима высокая производительность, потому что оно выполняет функции в режиме реального времени. Процессоры шестой серии (TMS320C62х/64х) удовлетворяют этим требованиям.

Таблица 5.1

Сравнительные характеристики процессоров шестой серий

Процессор	RAM (bytes)		DMA	MHz	Cycle (ns)
	Data	Prog
TMS320C6201	512К	512К	4	200	5
TMS320C6416	1М*		4	600	1,6

Вообще серия TMS320C6000 оптимизирована для высокопроизводительных и простых в использовании систем с применением языков программирования высокого уровня. Процессоры этой серии предназначены для работы как с фиксированной, так и с плавающей запятой.

Процессоры C6000 выполняют до восьми 32-битных инструкций за цикл. Ядро ЦПУ (центральное процессорное устройство) C62x состоит из 32 регистров общего назначения с длиной слова 32 бита и 8 функциональных устройств. Ядро ЦПУ C64x состоит из 64 регистров общего назначения с длиной слова 32 бита и 8 функциональных устройств. Эти восемь функциональных устройств содержат: два перемножителя и шесть АЛУ (арифметико-логические устройства).

Поколение процессоров C6000 имеет полный набор оптимизированных инструментов разработки, включая эффективный C-компилятор, оптимизатор ассемблера для упрощения программирования на языке ассемблера и отладчик для Windows.

На рис. 5.2 показана архитектура сигнальных процессоров TMS320C62x/C64x. Центральное процессорное устройство (ЦПУ) содержит периферийные устройства, такие как контроллер прямого доступа к памяти (контроллер ПДП), логика спящего режима и интерфейс внешней памяти (ИВП). А такие периферийные устройства как последовательные порты и хост-порты имеются только на некоторых процессорах.

ЦПУ процессоров C62x/C64x обычно содержит: устройство выборки команд; устройство распределения команд, усовершенствованное пакетированием инструкций (только на C64); устройство команд; два независимых пути передачи данных в АЛУ ЦПУ; 32 32-битных регистра, 64 32-битных регистра (только на C64); контрольные регистры; контрольную логику; логику тестирования, эмуляции и прерываний.

Устройство программной выборки, распределения и декодирования команд могут доставлять до восьми 32-битных инструкций к функциональным блокам в течение каждого тактового цикла ЦПУ. Обработка инструкций происходит в каждом из двух путей данных (A и B), каждый из которых содержит 4 функциональных блока (.L, .S, .M, и .D) и 16 32-битных регистров общего назначения для C62x и 32 32-битных регистров общего назначения для C64x.

Рис. 5.2. Архитектура сигнальных процессоров TMS320C62x/C64x

Процессоры C62x/C64x имеют 32-битное адресное пространство с байтовой адресацией. Внутренняя память организуется в отдельных частях памяти и пространства. При использовании внешней памяти, эти области на большинстве устройств унифицируются в единую область памяти посредством интерфейса внешней памяти (ИВП).

Архитектура программного обеспечения демодулятора сигнала мобильной станции представлена в таблице 5.2.

Таблица 5.2

Название модуля	Описание	Номер прилож.	Время выпол-нения, такты
Despreader.l62	Коррелятор осуществляет снятие квадратурной PN-модуляции и расширения спектра прямой последовательностью длинного кода.	А	1020
Iqgen.l62	Генератор I и Q PN последовательностей	Б	-
LcGen.l62	Генератор длинного кода (LC)	В	1230
FHT	Быстрое преобразование Адамара	Г	193
Sq64Sum.l62	Возведение в квадрат и суммирования выходов I после БПА с соответствующими выходами Q после БПА	Д	126
FindMaxSq64.l62	Выбор максимума из 64 возможных вариантов и определение номера функции Уолша.	Д	126
FindMaxSq64.l62	Выбор максимума из 64 возможных вариантов и определение номера функции Уолша.	Е	112