2.2. Структурные схемы коммутаторов

Рассмотрим структурную схему полного мультиплексора, имеющего m адресных входов. Его рабочая функция реализуется сочетанием трех более простых функций: дешифрации адресной комбинации, логического ключа и логического объединения (рис. 4.2).

Рис. 4.2

Работа дешифратора описана в литературе, например /3-9/. Функцию ключа обычно выполняют схемы И, поскольку I & 1 = I, I & 0 = 0. Функция объединения выполняется схемой ИЛИ. В совокупности эти функциональные узлы обеспечивают заданную функцию устройства – передачу на выход сигналов с выбранного входа.

С труктурная схема полного одноканального демультиплексора, имеющего n адресных входов, выглядит аналогично. Его рабочая функция реализуется сочетанием функций дешифрации адресной комбинации и логического ключа (рис. 4.3).

В / 3, 4, 7/ приведены иные функ­циональные схемы мультиплексоров и де­мультиплексоров. Они получены в результате развертывания дешифратора до уровня логических элементов и объединения выходных элементов И дешифратора и логических ключей мультиплексора или демультиплексора.

Исходя из схем, приведенных на рис. 4.2, 4.3, структурную схему коммутатора, включающего MX+DMX, можно представить в виде, изображенном на рис. 4.4.

Рис. 4.4

2.3. Реализации коммутаторов информационных потоков

М ультиплексоры и демультиплексоры могут быть аппаратно реализованы на логических элементах, на программируемой логике и в виде специальных микросхем. Например, простейший мультиплексор 2-1, реализованный на основе логических элементов типов ЛН и ЛР, будет иметь вид, приведенный на рис. 4.5.

Использование ПЛМ для реализации коммутаторов (см. п. 2.1) возможно, но нецелесообразно, поскольку в настоящее время в составе различных серий ТТЛ выпускается множество законченных интегральных схем мультиплексоров и демультиплексоров различ­ной разрядности, имеющих к тому же те или иные дополнительные функции (перевод в третье состояние, запрет и т.д.). УГО, схемы и функциональные возможности этих микросхем приведены в литературе. В качестве демультиплексоров используются микросхемы дешифраторов со входом (входами) разрешения. На этот вход и подается входной информационный поток. Следует обратить внимание на то, что выходы дешифраторов/демультиплексоров обычно инверсные, соответственно на невыбранных выходах (если нет третьего состояния) сохраняется потенциал лог.1. Многоканальные демультиплексоры (например, ИД4) могут использоваться как одноканальные с увеличением разрядности, если соответствующим образом скоммутировать их управляющие входы.

Полные многоразрядные коммутаторы (m  n разрядов) строят в виде каскадного соединения m-разрядного мультиплексора и n-разрядного демультиплексора.

2.4. Дополнительные возможности мультиплексоров

К дополнительным возможностям MX можно отнести: каскадирование; построение устройств, сдвигающих код в смежные разряды; построение на базе MX комбинационных устройств. Последняя возможность подробно рассмотрена в конспекте лекций и литературе /3, 4/. Соответствующий материал следует внимательно изучить для дальнейшего использования в ходе лабораторной работы.

3. Порядок выполнения лабораторной работы

3.1. Предварительное задание

3.1.1. По литературе /3-9/ и разделу 2 ознакомьтесь с назначением, принципом действия и функциональными схемами мультиплексоров и демультиплексоров.

3.1.2. Составьте заготовку отчета согласно п.­ 1.2 раздела "Общие положения". Из справочной литературы или конспекта лекций перенесите в нее УГО и функциональные схемы микросхем К555ИД4 (дешифратор-демультиплексор) и К555КП7 (мультиплексор), разберитесь в назначении их входов и выходов.

3.1.3. В соответствии с изученной методикой составьте схему и план эксперимента для реализации на основе схемы ЛР2_1 и мультиплексора КП7 формирователя временной диаграммы, исследованной вами в работе № 2. Разметьте схему как описано в разделе «Подготовка к выполнению лабораторной работы».

3.1.4. Составьте в письменной форме план эксперимента по разработке и исследованию полного коммутатора, позволяющего подключить выход любого из 8 источников информации ко входу любого из 8 приемников информации:

• проведите функциональный анализ проектируемого устройства, определите разрядность адресных комбинаций, приведите в отчете функциональное представление коммутатора;

• соотнеся основные функции коммутатора и возможности микросхем К555КП7 и К555ИД4, разработайте в соответствии с рис. 4.1, 4.4 принципиальную схему коммутатора на базе этих микросхем, выявите неиспользуемые возможности микросхем;

• разработайте схему устройства в составе этого коммутатора и делителя частоты (схема ЛР2_1). Четные входы данных коммутатора должны быть занулены, а на нечетные входы поданы сигналы X1, X2, X3 с делителя и сигнал G2. Адресные входы К555КП7 и К555ИД4 обозначьте АМ и AD с номерами разрядов. Обратите внимание на управляющий вход КП7. Выходы коммутатора обозначьте Q0…Q7. Разметьте схему как описано в разделе «Подготовка к выполнению лабораторной работы»;

• составьте таблицу функционирования устройства в координатах "кодовая комбинация АМ – кодовая комбинация AD". В каждой ячейке поля значений через слэш укажите ожидаемую комбинацию "сигнал на выходе / номер линии индикации", например «Х2/4».