2.2. Функциональные схемы коммутаторов

Рассмотрим функциональную схему (логическую структуру) полного мультиплексора, имеющего m адресных входов. Его рабочая функция реализуется сочетанием трех более простых функций: дешифрации адресной комбинации, логического ключа и логического объединения (рис. 3.2).

Рис. 3.2

Работа дешифратора описана в литературе, например /4-13/. Функцию ключа обычно выполняют схемы И, поскольку I & 1 = I, I & 0 = 0. Функция объединения выполняется схемой ИЛИ. В совокупности эти функциональные узлы обеспечивают заданную функцию устройства – передачу на выход сигналов с выбранного входа.

Функциональная схема полного одноканального демультиплексора, имеющего n адресных входов, выглядит аналогично. Его рабочая функция реализуется сочетанием функций дешифрации адресной комбинации и логического ключа (рис. 3.3).

В /4, 5, 10, 12/ приведены иные функ­ци­ональные схемы мультиплексоров и де­муль­типлексоров. Они получены в результате развертывания дешифратора до уровня логических элементов и объединения выходных элементов И дешифратора и логических ключей мультиплексора или демультиплексора.

Исходя из схем, приведенных на рис.3.2, 3.3, функциональную схему коммутатора MX-DMX можно представить в виде, изображенном на рис. 3.4.

Рис. 3.4

2.3. Реализации коммутаторов сообщений

Мультиплексоры и демультиплексоры могут быть аппаратно реализованы на логических элементах, на программируемой логике и в виде специальных микросхем. Например, простейший мультиплексор 2-1, реализованный на основе логических элементов типов ЛН и ЛР, будет иметь вид, приведенный на рис. 3.5.

И спользование ПЛМ для реализации коммутаторов (см. п. 2.1) возможно, но нецелесообразно, поскольку в настоящее время в составе различных серий ТТЛ выпускается множество законченных интегральных схем мультиплексоров и демультиплексоров различной разрядности, имеющих к тому же те или иные дополнительные функции (перевод в третье состояние, запрет и т.д.). УГО, схемы и функциональные возможности этих микросхем приведены в литературе. В качестве демультиплексоров используются микросхемы дешифраторов со входом (входами) разрешения. На этот вход и подается входной информационный поток. Следует обратить внимание на то, что выходы дешифраторов/демультиплексоров обычно инверсные, соответственно на невыбранных выходах (если нет третьего состояния) сохраняется потенциал лог.1. Многоканальные демультиплексоры (например, ИД4) могут использоваться как одноканальные с увеличением разрядности, если соответствующим образом скоммутировать их входы.

Полные многоразрядные коммутаторы (m  n разрядов) строят в виде каскадного соединения m-разрядного мультиплексора и n-разрядного демультиплексора.

3. Порядок выполнения лабораторной работы

3.1. Предварительное задание

3.1.1. По литературе /4-13/ и разделу 2 ознакомьтесь с назначением, УГО, принципом действия и функциональными схемами мультиплексоров и демультиплексоров.

3.1.2. Составьте заготовку отчета согласно п.­1.2 раздела "Общие положения". Из справочной литературы перенесите в нее УГО и функциональные схемы микросхем К555ИД4 (дешифратор-демультиплексор) и К555КП7 (мультиплексор), разберитесь в назначении их входов и выходов.

3.1.3. Составьте в письменной форме план эксперимента по разработке и исследованию полного коммутатора, позволяющего подключить выход любого из 8 источников информации ко входу любого из 8 приемников информации:

проведите функциональный анализ проектируемого устройства, определите разрядность адресных комбинаций;

соотнеся основные функции коммутатора и возможности микросхем К555КП7 и К555ИД4, разработайте в соответствии с рис. 3.1, 3.4 принципиальную схему коммутатора на базе этих микросхем, выявите неиспользуемые возможности микросхем;

разработайте структурную схему устройства в составе этого коммутатора, половины схемы делителя частоты (см. рис. 1.4) и светодиодного модуля индикации (см. рис.1.3). Вход делителя должен быть подключен к ГТИ, четные входы коммутатора – занулены, а на нечетные входы поданы сигналы с ГТИ, с прямых выходов делителя частоты и лог.1. Четные выходы коммутатора должны быть подключены к входам МИ. Обозначьте на схеме разработанного устройства сигнал ГТИ символом f, а сигналы делителя f / 2, f /4;

разработайте принципиальную схему устройства (расположение выводов питания микросхем стандартное) и схему расположения его элементов. Делитель частоты расположите на колодке XS6 стенда, его коммутация должна быть выполнена на разъеме XS7. На колодке 1 переходной платы расположите мультиплексор, на колодке 2 – демультиплексор, на колодке 3 – МИ;

составьте на основе табл. 1.1…1.3 соответствующую таблицу соединений, занесите ее в отчет (рекомендуемый вид таблицы аналогичен приведенному в табл. 1.6);

составьте таблицу функционирования мультиплексора устройства в координатах "адресная кодовая комбинация / сигнал на выходе" и таблицу функционирования демультиплексора в координатах "адресная кодовая комбинация / номер задействованного индикатора МИ".