1.3. Микросхема ие7

М икросхема представляет собой загружаемый синхронный четырехразрядный двоичный реверсивный счетчик с асинхронной установкой в 0. Его условное обозначение изображено на рис. 7.2, функциональная схема и временнáя диаграмма функционирования приведены в справочниках. Структурно счетчик состоит из четырех соединенных каскадно схем тактируемых RS-триггеров с комбинационной логикой на входах. Эта логика обеспечивает замыкание обратных связей, переводящее триггеры в счетный режим, параллельный перенос между разрядами, загрузку произвольного кода и установку триггеров в "0". При этом реализуется приоритет функции загрузки перед функцией счета, а функции начальной установки – перед ними обеими, так что одновременная подача нескольких управляющих воздействий ведет к выполнению наиболее приоритетной функции. Вход CU (count up, обозначается также С1 или "+1") предназначен для подачи подсчитываемых импульсов в режиме прямого счета, а вход CD (count down, C2, "-1") – в режиме обратного счета. Входы CU и CD являются динамическими, причем сигналы на этих входах воспринимаются схемой счетчика тогда, когда они изменяют свое состояние с "0" на "1". При прямом счете на входе CD должно быть напряжение лог.1, при обратном счете напряжение лог.1 должно быть на входе CU. Для записи в счетчик параллельного кода предназначены входы D0-D3, при этом на вход L (load) должен быть подан сигнал логического нуля (иногда этот вход обозначают V или C). Установка счетчика в нулевое состояние (сброс) осуществляется подачей лог.1 на вход R и отрабатывается независимо от значений сигналов на остальных входах. Выходы PU, PD (propagation carry up/down) предназначены для передачи сигнала переноса в соседнюю (старшую) микросхему. На выходе PU (обозначается также "≥15", "P") сигнал лог.0 появляется только в том случае, когда все триггеры счетчика находятся в единичном состоянии и поступил очередной импульс на вход CU. На выходе PD ("≤0", "B") сигнал лог.0 появляется в том случае, когда все триггеры счетчика находятся в нулевом состоянии и поступил очередной импульс на вход CD. При последовательном соединении нескольких микросхем К555ИЕ7 (то есть при увеличении разрядности счетчиков) выход РU предыдущей микросхемы соединяется со входом CU последующей, а выход РD предыдущей микросхемы со входом CD последующей.

1.4. Делители на базе счетчика ие7

Рассмотрим реализацию на базе счетчика ИЕ7 делителя с постоянным коэффициентом К_дел и обнулением после прихода в заданное состояние. В этом случае в качестве дешифратора используют элемент И, на входы которого подают выходные сигналы с тех разрядов счетчика, которые в состоянии А= К_дел имеют значения лог.1. Выход логического элемента соединяют с R-входом счетчика. Такой счетчик последовательно проходит К_дел состояний от 0 до К_дел –1 (пребывание счетчика в состоянии А= К_дел оказывается кратковременным­ – он обнуляется). Результирующий сигнал может сниматься с выхода элемента И, однако он имеет малую длительность и для устойчивой работы последующих функциональных узлов лучше пользоваться выходным сигналом того разряда счетчика, который изменяет свое значение один раз за период счета. Более того, кратковременность импульса начальной установки может привести к необнулению некоторых разрядов счетчика, поэтому рекомендуется ввести либо схему задержки, удлиняющую импульс начальной установки, либо дополнительный триггер. Схема делителя на счетчике ИЕ7 с триггером приведена на рис. 7.3.

Для сокращения разнообразия микросхем RS-триггер можно выполнить на такой же микросхеме, как и дешифратор (И-НЕ) – см. материал, изученный в разделе «Триггеры» курса «Цифровая электроника». Более того, если отказаться от возможности выявления А=15, то и компаратор, и триггер можно разместить в одном корпусе, включающем три логических элемента.

Для счетчика ИЕ7, имеющего функцию загрузки произвольного кода, возможен и другой схемотехнический вариант делителя – с предварительной установкой исходного состояния В, от которого счет ведется до переполнения счетчика. В этом случае на входах D0-D3 устанавливают код В, выход PU или PD (в зависимости от желаемого направления счета) подключают ко входу L, так что после перехода счетчика в конечное состояние в него снова загружается В и процесс повторяется. Результирующий сигнал снимается с выхода переноса. Студентам предлагается самостоятельно вывести зависимость В от заданного К_дел при обоих направлениях счета для счетчика по основанию 16. При реализации этой схемы следует обратить внимание на то, что пребывание счетчика в конечном состоянии оказывается кратковременным и это может привести к незагрузке некоторых разрядов счетчика. Аналогично предыдущей схеме рекомендуется вводить в цепь "выход переноса – вход разрешения загрузки" либо схему задержки, либо дополнительный триггер.