4.7Аналоговый мультиплексор кр590кн6
Рис.4.7 - Условно-графическое обозначение КР590КН6
Назначение выводов:
А,В,С – логические входы;
Еn - Вход разрешения выхода;
I0…I7 - Аналоговые входы;
-E - Минус напряжения питания
+E - Плюс напряжения питания
OUT - Выход аналоговый
GND – общий
Таблица 4.7 - Таблица истинности
|
Логические входы |
Открытые каналы | |||
|
C |
B |
A |
En | |
|
0 |
0 |
0 |
1 |
I0 |
|
0 |
0 |
1 |
1 |
I1 |
|
0 |
1 |
0 |
1 |
I2 |
|
0 |
1 |
1 |
1 |
I3 |
|
1 |
0 |
0 |
1 |
I4 |
|
1 |
0 |
1 |
1 |
I5 |
|
1 |
1 |
0 |
1 |
I6 |
|
1 |
1 |
1 |
1 |
I7 |
|
X |
X |
X |
0 |
- |
4.8 Программируемый периферийный адаптер (ппа) кр580вв55
Микросхема представляет собой программируемый параллельный интерфейс. Применяется в качестве элемента ввода-вывода общего назначения, сопрягающего различные типы периферийных устройств с магистралью данных систем обработки информации.
Рисунок 4.8 – Условно-графическое обозначение КР580ВВ55
Назначение выводов:
D0-D7 - 8-разрядный двунаправленной трех стабильный канал данных;
BB0-BB7 - 8- разрядный канал В;
BA0-BA7 - 8- разрядный канал А;
BC0-BC7 - 8- разрядный канал С;
RD - сигнал чтения данных;
WR - сигнал записи данных;
CS – выбор микросхемы;
RES - установка в исходное состояние;
A0, A1 – адреса (младшие адреса).
4.9 Дешифратор-мультиплексор 3-8 с инверсией на выходе кр1554ид7
Микросхема представляет собой сдвоенный дешифратор – демультиплексор 3-8. При работе в качестве дешифратора входы A0, A1, A2 являются информационными, входы V1, V2, V3 – стробирующими.
Рисунок 4.9 - Условно-графическое обозначение КР1554ИД7
Назначение выводов:
A1-A3 – адресные входы;
Q0-Q7 – выходы Q;
V1-V3 – входы разрешения;
Ucc - напряжение питания +5 В;
GND – общий.
Таблица 8 – Таблица истинности КР1554ИД7
|
Входы |
Выходы | ||||||||||||
|
V1 |
V2 |
V3 |
A1 |
A2 |
A3 |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
|
X |
X |
1 |
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
X |
1 |
X |
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
0 |
X |
X |
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
|
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
|
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
|
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
5 Синтез схемы дешифрации адресов памяти и периферийных устройств
5.1 Дешифрация бис озу
|
|
Выбор окна |
Выбор БИС |
Выбор ячейки памяти внутри БИС | |||||||||||||
|
№ОЗУ |
Разряд |
15 |
14 |
12 |
11 |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
|
БИС 1 |
C000H
|
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
DFFFH |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 | |
|
БИС 2 |
E000H
|
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
FFFFH |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 | |