6.5.1.Базовый процессор (вар), процессор обработки вызовов (сар), контроллер ввода-вывода (i0с)
На рис.6.18 показана структура аппаратных средств процессора CP113C/CR и приводится общая схема модулей и их функциональных связей. Каждый базовый процессор (ВАР), процессор обработки вызовов (CAP) и процессор ввода-вывода (IOР) содержит один модуль - модуль выполнения программы (РЕХ). В зависимости от того, должны ли они быть реализованы в качестве процессоров ВАР, процессоров CAP или контроллеров I0С, в соответствии с монтажной позицией активизируются специфичные аппаратные функции. Перечислим основные технические данные ВАР, CAP и IQC. Тип процессора - MC68040, тактовая частота -25МГц, разрядность адреса 32 бита и разрядность данных 32 бита, разрядность слова - 32 бита данных. Данные локальной памяти: расширение - максимум 64 Мбайт (на основе DRAM 16M бит); ступень расширения 16Мбайт. Данные флэш-памяти EPROM: расширение 4 Мбайт.
Рисунок 6.18 - Структура аппаратных средств процессора СР113C/CR и общая схема модулей и их функциональных связей
Технические данные IOC: разрядность информации на BIOC - 32 бита адреса/данных (мультиплексный режим), 5 битов контроля по четности. Количество подключаемых IОС - максимум 12.
На рис. 6.19 показана блок-схема модуля выполнения программы РЕХ. Наиболее важными являются следующие компоненты: микропроцессор, контроллер доступа и цикла, общий интерфейс (CI), локальная память (LMY), флэш-память EPROM, логика подачи тактовых сигналов.
Микропроцессор и контроллер доступа и цикла вместе составляют процессор (PU) модуля. С целью обеспечения надежности они дублируются. Одна пара, состоящая из микропроцессора и контроллера доступа и цикла, выполняет на модуле функцию ведущей системы. Вторая пара выполняет функции проверки (проверочное устройство). Она сравнивает собственные результаты с результатами ведущей пары. Если результаты не совпадают, то пара проверочного устройства активизирует аварийный сигнал, который приводит к немедленному отключению процессора от BCMY.
Общий интерфейс (СI) соединяет процессор с BCMY и, если РЕХ функционирует в качестве IOС, также с системой шин для контроллера ввода-вывода (BIOC). Кроме того, также выполнены соединения для панели технического обслуживания (МР:СР113С) и аппаратного трассировщика. Если процессор реализован в качестве ВАР, то линии управления к ВАР-партнеру также подключаются к общему интерфейсу. Локальная память (LMY) может быть расширена до требуемого размера. Наименьшая ступень емкости составляет 16 Мбайт. Локальная память LMY может быть расширена до емкости 64 М байт (на основе микросхем памяти DRAM 16Мбит).
Блоки флэш-памяти EPROM включают в себя микропрограммное обеспечение для восстановления аппаратных средств, программу загрузчика, программы диагностики, а также микропрограммное обеспечение IOС. Соответствующие программы выполняются в соответствии с применением.
Рисунок 6.19 - Блок-схема модуля: модуль выполнения программы (РЕХ)
Блоки флэш-памяти EPROM представляют собой энергонезависимые микросхемы памяти. Они могут быть электрически стерты и перепрограммированы на модуле. Содержимое блоков флэш-памяти EPROM в процессорах ВАР, процессорах CAP и контроллерах IOС является частью системы прикладных программ (APS). Схема логики подачи тактовых сигналов обеспечивает подачу тактового сигнала 25 МГц на модуль.
Последовательность выполнения программы в микропроцессоре определяется прерываниями. Контроллер прерываний в контроллере доступа и цикла может обрабатывать максимум 16 различных прерываний, распределенных по восьми уровням прерываний. Прерывания одного уровня не могут прерывать друг друга. При одновременном возникновении прерываний одного уровня сначала обрабатывается прерывание с более высоким приоритетом. Прерывания могут инициироваться собственным процессором или при межпроцессорном взаимодействии другим функциональным блоком через BCMY. Они также могут быть установлены в прикладных программах IOС процессорами IOР через BIOC.
В локальной памяти процессоров LMY содержатся специфичные для процессора программы и данные. Процессор может считывать или изменять состояния внутренних аппаратных средств (например, регистров) через локальную область I0. При использовании общей области I0 он может передавать информацию в другой процессор (межпроцессорное взаимодействие - IРС), а также считывать или изменять состояния аппаратных средств (например, регистров) в BCMY. Во флэш-памяти EPROM содержится микропрограммное обеспечение, например, для восстановления аппаратных средств, программы загрузчика, программы диагностики, а также микропрограммное обеспечение I0С. Области адресов используют для адресации постоянно назначенные биты соответствия. В каждом случае может быть установлен только один бит соответствия. Могут быть адресованы все области адресов, но доступ к определенным областям адресов может быть ограничен функцией контроля доступа.