Вычитающие двоичные счетчики

В вычитающих счетчиках каждый очередной счетный импульс уменьшает результат счета на единицу, т.е. обеспечивается обратный счет. Изменение направления счета при построении счетчика на базе триггеров, аналогичных примененным в п. 1.1, достигается изменением характера межразрядных соединений – вход (i+1)-го разряда соединен с прямым выходом i-го разряда.

Рис. 1. Суммирующий двоичный счетчик: а) схема,

б) временные диаграммы, в) условное изображение

На рис. 2 приведена схема и временные диаграммы четырехразрядного вычитающего двоичного счетчика.

Из временных диаграмм следует, что первый из последовательности счетных импульсов устанавливает все триггеры в единичные состояния (N=N_max=15). Каждый последующий счетный импульс уменьшает результат счета на единицу. Емкость счетчика равна 16, следовательно, 16-й счетный импульс вновь установит все триггеры в единичные состояния.

Временные диаграммы (рис. 2, б) изображены с учетом вносимых триггерами задержек (время, необходимое для переключения триггера). Их анализ позволяет определить динамические параметры счетчика: время следования t_сл.=4, где  - время переключения триггера, а также время регистрации t_р=4, соответствующее самому длительному переходному процессу – переходу счетчика из состояния 0000 в состояние 1111.

Реверсивные двоичные счетчики

С

Q₂

Q₃

Q₁

Q₀

Q_i

Q_i

Q_i

равнение двух рассмотренных выше схем двоичных счетчиков показывает, что для перехода от режима суммирования к режиму вычитания необходимо вход 2, 3, …, n-го триггера переключить от инверсного к прямому выходу предыдущего триггера. Поэтому для построения схемы реверсивного счетчика между его разрядами достаточно включить одну из приведенных на рис. 3 коммутирующих цепей. Для обоих вариантов значение входного сигнала (i+1)-го разряда

Рис. 4. Схема реверсивного счетчика

Следовательно, выбором значения управляющего сигнала V (1 или 0) обеспечивается передача на вход (i+1)-го разряда сигнала Q_i или , и таким образом применение счетчика в режиме суммирования (V=1) или вычитания (V=0). На рис. 4 приведена построенная по указанному принципу схема четырехразрядного реверсивного счетчика.

Счетчики с произвольным значением модуля счета

Последовательное соединение n триггеров позволяет построить суммирующий или вычитающий счетчик со значением модуля счета К=2ⁿ. Часто возникает необходимость построить счетчик, модуль счета которого не равен целой степени основания 2, т.е. К2ⁿ.

На рис. 5 приведен пример схемной реализации суммирующего счетчика с К=10 (декадного счетчика).

Q₀

Q₁

Q₂

Q₃

При поступлении на вход счетчика девяти счетных импульсов он переходит в состояние Q₃Q₂Q₁Q₀=1001 и на два входа ЛЭ 3И поступают уровни логической единицы, а после прихода десятого счетного импульса этим ЛЭ формируется импульс переноса и сигнал, устанавливающий все триггеры в исходное (нулевое) состояние. При любых других состояниях Q₃Q₂Q₁Q₀ (при счете до 10 включительно) ЛЭ 3И не оказывает влияния на функционирование счетчика и он работает в обычном режиме суммирования.