5.Краткие сведения из теории
5.1. Типы исследуемых сумматоров
Основной элементарной операцией, выполняемой над кодами чисел в цифровых устройствах, является арифметическое сложение.
Сумматор – логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учёт знаков чисел, выравнивание порядков слагаемых и др. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
По числу входов и выходов одноразрядные двоичные сумматоры подразделяются на следующие виды:
сумматоры по модулю 2, характеризующиеся наличием двух входов, на которые подаются два одноразрядных числа, и одним выходом, на котором реализуется их арифметическая сумма;
полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел, и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд);
полные одноразрядные двоичные сумматоры, характеризуются наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего) разряда, и двумя выходами: на одном реализуется арифметическая сумма в данном разряде, а на другом — перенос в следующий (более старший разряд).
Таким образом, очевидно, что одноразрядные двоичные сумматоры бывают с двумя входами (сумматор по модулю 2 и полусумматор) и сумматоры с тремя входами (полные одноразрядные двоичные сумматоры).
Таблица
1
A |
B |
S |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
Рис. 1 Рис. 2
A |
B |
S |
PO |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
Таблица 2
Сумматор по модулю 2 выполняет суммирование без учета переноса. В полном двоичном сумматоре требуется учитывать перенос, поэтому требуются схемы, позволяющие формировать перенос в следующий двоичный разряд. Таблица истинности такой схемы, называемой полусумматором, приведена в таблице 2. В соответствии с принципами построения произвольной таблицы истинности получим схему полусумматора, рис.3 и его УГО (рис.4).
Рис. 3 Рис. 4
PI |
A |
B |
S |
PO |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Таблица 3
Схема полусумматора формирует перенос в следующий разряд, но не может учитывать перенос из предыдущего разряда, поэтому она и называется полусумматором. Таблицу истинности полного двоичного одноразрядного сумматора можно получить из правил суммирования двоичных чисел (таблица 3). В обозначении входов использовано следующее правило: в качестве входов использованы одноразрядные числа A и B; перенос обозначен буквой P; для обозначения входа переноса используется буква I (сокращение от английского слова input – вход); для обозначения выхода переноса используется буква O (сокращение от английского слова output – выход).В соответствии с принципами построения принципиальной схемы по произвольной таблице истинности получим схему полного двоичного одноразрядного сумматора (рис.5) и его УГО (рис.6).
Рис. 5 Рис. 6
Одноразрядные сумматоры практически никогда не использовались, так как почти сразу же были выпущены микросхемы многоразрядных сумматоров.
5.3.Простейшие логические элементы
В программе схемотехнического моделирования Micro-Cap существует база с простейшими логическими элементами (таблица 4),из которых будут строиться исследуемые устройства.
Таблица 4
Тип |
Параметры |
Узлы |
Логическая операция |
Условное изображение |
And |
Количество входов |
In* Out |
«И» |
|
Inverter |
|
In Out |
«НЕ» |
|
Buffers |
|
In Out |
Повторяет заданную последовательность |
|
Nand |
Количество входов |
In* Out |
«И-НЕ» |
|
Nor |
Количество входов |
In* Out |
«ИЛИ-НЕ» |
|
Or |
Количество входов |
In* Out |
«ИЛИ» |
|
XNor |
|
In Out |
Исключающее «ИЛИ-НЕ» |
|
Xor |
|
In Out |
Исключающее «ИЛИ» |
5.4.Цифровые генераторы
Для задания цифровой последовательности в программе MC существует база с цифровыми генераторами, которые рассматривались ранее в лабораторной работе №1. В данной работе рассматриваются STIM1..2 генераторы.
Для начала рассмотрим цифровой генератор с одним выходом – STIM1. Этот генератор в данной работе пригодится для составления последовательности значения входа PI из таблицы истинности исследуемого сумматора. Например, дадим имя команды _1, тогда для последовательности PI:01010110 командная последовательность, задающая форму цифрового сигнала длительностью 450 нс, а длительность нуля или единицы 50нс, приведена в примере 1.
Пример 1.
.define _1
+0ns 0
+50ns 1
+150ns 0
+200ns 1
+250ns 0
+300ns 1
+350ns 1
+400ns 0
+450ns 0
Цифровой генератор STIM2 – генератор с двумя выходами. Этот генератор необходим в этой работе для создания последовательностей значений входов А и В из таблицы истинности сумматора. Для начала зададим имя команды _11. Тогда, для последовательностей А:10010101 и В:11010110 командная последовательность, задающая форму цифрового сигнала длительностью 450 нс, а длительность нуля или единицы 50нс, приведена в примере 2.
Пример 2.
.define _11
+0ns 11
+50ns 01
+100ns 00
+150ns 11
+200ns 00
+250ns 11
+300ns 01
+350ns 10
+400ns 00
+450ns 00
Имена команд для различных цифровых генераторов в рабочем окне программы MC должно быть неодинаковыми, иначе все генераторы примут одну и ту же командную последовательность.