- •Лабораторная работа 1 Формирователь цифровых сигналов
- •1. Цель работы
- •2. Задание
- •3. Методические указания по выполнению работы.
- •4. Основные сведения о генераторах цифровых последовательностей
- •4.1. Аппаратурная реализация генератора цифровых последовательностей.
- •4.2. Компьютерное моделирование генератора цифровых сигналов (Stimulus generator)
- •4.3. Модель вход-выход (I/o model)
- •4.5. Способы задания параметров сигнала в генераторе stim
- •4.6. Атрибут format (формат)
- •4.4. Источник питания
- •5. Таблица вариантов.
- •6. Содержание отчёта
- •2) Цель работы,
- •7. Контрольные вопросы
- •Лабораторная работа 2 Исследование компаратора сигналов
- •1.Цель работы
- •2.Задание на экспериментальную часть
- •3.Методические указания к выполнению эксперимента
- •4.Варианты индивидуальных заданий
- •5.Содержание отчёта.
- •6.Контрольные вопросы.
- •Лабораторная работа 3 Исследование сумматоров на базе простейших логических элементов
- •5.Краткие сведения из теории
- •6.Варианты индивидуальных заданий
- •7.Содержание отчета
- •Цель работы;
- •8.Контрольные вопросы
- •Литература
4. Основные сведения о генераторах цифровых последовательностей
При компьютерном моделировании цифровых устройств и их тестировании необходимы источники цифровых сигналов, подобные тем, которые используются при анализе аналоговых схем: SIN, PULSE, USER и др. Цифровые генераторы вырабатывают на выходе пачку из n импульсов с заданной частотой следования, которая может иметь ряд дискретных значений.
4.1. Аппаратурная реализация генератора цифровых последовательностей.
На рис 3. показана упрощенная функциональная схема такого цифрового источника. Кварцевый генератор выдает высокостабильное колебание с частотой, например, 10 МГц. Десятичный делитель обеспечивает ряд дискретных частот в двоичной форме. Для этого каждое из десятичных чисел последовательно делится на 2 с записью остатка от деления на каждом шаге. Результат преобразования десятичного кода в двоичный – последовательная запись остатков, начиная с младшего значащего разряда (МЗР). Символическое обозначение такого преобразователя – (1/2) Двоично – десятичные переключатели обеспечивают формирование числа n и его запись в высокоскоростные вычитающие счетчики, тактируемые непосредственно импульсами от десятичного делителя. При двоично–десятичном представлении чисел каждая десятичная цифра числа записывается в виде группы из четырех двоичных разрядов (двоично–десятичный код). Триггеры (ТГ1 и ТГ2) и различные типы вентилей: И, ИЛИ, НЕ и др. обеспечивают синхронизацию и формирование заданной импульсной последовательности.
Для аппаратурной реализации цифровых устройств используется ТТЛ, КМОП, ЭСЛ–логика: каждой серии соответствуют свои источники питания и, следовательно, свои величины напряжений логических уровней 0 и 1.
Выходной каскад может обеспечить две пары прямых и инвертированных сигналов (если не запараллеливать выходы инверторов 1,2,3,4), при попарном параллельном включении увеличивается нагрузочная способность схемы и уменьшается количество выходов. Добавление преобразователя уровня 5, 6 со своим, отличным от схемы, источником питания позволяет регулировать величину напряжения логических уровней.
4.2. Компьютерное моделирование генератора цифровых сигналов (Stimulus generator)
Как видно, реальный цифровой генератор содержит аналоговые и цифровые узлы. При компьютерном моделировании программа автоматически разрывает цепи в узлах, где сходятся аналоговые и цифровые схемы и вставляет интерфейс: аналого-цифровой преобразователь (АЦП) при переходе от аналога к цифре и цифроаналоговый преобразователь (ЦАП) при переходе от цифрового узла к аналоговому. При этом в схему добавляются дополнительные источники питания для введенного интерфейса.
Состояния цифровых узлов и их условные обозначения приведены в таблице 1.
Таблица 1.
Условное обозначение |
Состояние |
1 |
логическая 1,высокий уровень,high |
0 |
логический ноль, низкий уровень, low |
R |
переход от низкого уровня к высокому, rize |
F |
переход от высокого уровня к низкому, fall |
X |
состояние 1, 0 или нестабильное |
Z |
любое из перечисленных выше состояний (состояние высокого импеданса, при котором логический уровень неопределенный) |
Рис. 3
В программе МС каждому реальному цифровому компоненту ставятся в соответствие следующие модели:
для сопряжения с аналоговыми устройствами, которые могут подключаться к его входу и выходу, ставятся два устройства интерфейса Д/А (А/Ц) и А/Д (Ц/А),которые осуществляют обмен данными между подпрограммами, моделирующими аналоговые и цифровые устройства;
модели вход/выход (I/O model) ,отражающие входные и выходные комплексные сопротивления данного цифрового компонента;
временные модели, учитывающие запаздывания сигналов в различных элементах схемы.
Модели цифровых компонентов, стандартные и создаваемые пользователем, размещаются в библиотеке программы LIBRARY в файлах с префиксом dig.
При соединении нескольких цифровых компонентов различного назначения необходимо соблюдать соответствие длительностей переходных процессов составляющих элементов: времени установления и спада, называемых временем переключения TSWLH и TSWHL, и длительности сигналов. В свою очередь эти параметры зависят от величин входных и выходных сопротивлений и емкостей цифровых моделей.
