Глава 1. Проектирование делителя частоты с переменной скважностью выходного сигнала

1. Логическое проектирование делителя частоты с переменной скважностью выходного сигнала

В техническом задании сказано, что устройство должно проектироваться с использованием RS-триггера, в качестве базового. На рисунке 1.1 показана схема, а так же символ RS – триггера, срабатывающего по фронту синхросигнала, в базисе ИЛИ-НЕ.

Рисунок 1.1 – Схема и символ RS-триггера, срабатывающего по фронту синхросигнала

Триггер имеет асинхронный вход сброса. Кроме того данный триггер может быть дополнен входом разрешения переключения. Схема RSV-триггера представлена на рисунке 1.2.

Рисунок 1.2 – Схема RSV-триггера, срабатывающего по фронту синхросигнала

Для обеспечения деления частоты входного сигнала на 24, необходимо, чтобы модуль счета счетчика имел аналогичное значение. Счетчик сделаем на основе метода исключения лишних состояний. Когда сигнал примет значение логической единицы, то на следующем такте синхроимпульса счетчик должен переключиться в состояние h₀₀. Выходной сигнал должен иметь скважность 4 и 6 в зависимости от режима работы устройства.

Скважность – отношение полного периода сигнала к ширине импульса. Функция выходного сигнала будет выглядеть следующим образом:

En6 = 0 – Скважность выходного сигнала

En6 = 1 – Скважность выходного сигнала

Логическая схема устройства представлена на рисунке 1.3.

Рисунок 1.3 – Логическая схема делитель частоты с переменной скважностью выходного сигнала

2. Схемотехническое проектирование делителя частоты с переменной скважностью выходного сигнала

По техническому заданию, устройство должно быть выполнено в технологическом базисе ES2_0.7нм. Необходимо определить параметры моделей транзисторов, соответствующих данной технологии. Для этого воспользуемся программой Microwind2.

Из программы Microwind2 перенесём параметры транзисторов в файл breakout.lib системы среды проектирования OrCAD. [2]

При этом необходимо добавить параметр T_OX, определяющий толщину подзатворного диэлектрика. Согласно технологическим параметрам t_ox=14 нм.

Теперь необходимо рассчитать геометрические параметры транзисторов в логических вентилях, следуя нашей технологии ES2_0.7нм. Для данной технологии минимально допустимая ширина транзисторов 4 λ.

Рассмотрим передаточные характеристики вентилей с минимальными ширинами. Они представлены на рисунке 1.4.

Рисунок 1.4- Передаточные характеристики логических вентилей: Inv, 3norN, 3nor.

Ось Y – U_вых, Ось X – U_вх

Показанная на рисунке 1.4 передаточная характеристика логических вентилей это худший случай по помехозащищенности.

Inv - инвертор с минимальными ширинами. 3norN – элемент 3ИЛИ-НЕ, в котором ширины p-канальных транзисторов равны трем минимальными ширинам. 3nor – 3ИЛИ-НЕ, в котором ширины всех транзисторов равны минимальным.

Помехозащищенность нуля в вентилях 3nor и 3norN меньше трети напряжения питания из чего можем заключить, что использование данных вентилей не желательно. Сделаем выбор в пользу согласованных вентилей.

Токи через транзисторы в согласованных вентилях необходимо выровнять:

W_n=1.6нм; Найдем W_p из этого уравнения L_n=L_p; Округлим до целого числа λ;

Получаем, что W_p=4.8нм;

Для обеспечения времени фронтов заданного в техническом задании при работе устройства на емкостную нагрузку будем использовать буфер. Сделаем его на основе двух последовательно соединенных инверторов с уменьшенным выходным сопротивлением. Ширины транзисторов в буфере выбраны исходя из согласования токов.

Для определения граничного значения повышающего коэффициента ширины, при работе буфера на С_н, необходимо промоделировать схему, показанную на рисунке 1.5.

Рисунок 1.5 - Схема для моделирования буферного элемента

На рисунке 1.5 два входных инвертора имитируют узел логической схемы, а два выходных образуют буфер. Ширина выходного инвертора буфера привязана к значению переменной K, а входного инвертора буфера - к корню из K. Это делается для сохранения относительного коэффициента разветвления.

Промоделировав буферный элемент, сделаем вывод о том, что для обеспечения заданного времени фронта K должно равняться 11. Такой выбор коэффициента обеспечит запас по времени фронта. Результат параметрического анализа буферов по K показан на рисунке 1.6.

Рисунок 1.6 - Результат моделирования буферного элемента.

Ось Y - t_фр, Ось X - K

Для оценки времен фронта при уменьшении напряжения питания проведем параметрический анализ. На рисунке 1.7 показаны зависимость времени фронта и среза от напряжения питания.

Рисунок 1.7 – Результат параметрического анализа по напряжению питания.

Ось Y - t_фр,_ср, Ось X - V_dd

Для оценки времени фронта при увеличении нагрузочной емкости проведем параметрический анализ. На рисунке 1.8 показана зависимость времени фронта от емкости нагрузочного конденсатора.

Рисунок 1.8 - Результат параметрического анализа по величине емкости.

Ось Y - t_фр, Ось X - C_н

Исходя из приведенных выше результатов моделирования делаем вывод, что минимальное напряжение питания, при котором сохраняется время фронта выше заданного в техническом задании равно U_ип = 4.3В.

Максимальная емкость, при которой выполняются требования технического задания к фронтам сигналов, равна C_н. ≈ 3,4 пФ

Для оценки нагрузочной способности и рабочей частоты схемы соберем кольцевой генератор. Схема моделирования, представленная на рисунке 1.9, является цепочкой из N_max+1=9 инверторов замкнутых в кольцо, что обеспечивает отрицательную обратную связь. Стабильных состояний у такой схемы, следовательно, в ней будет возбуждаться колебания с периодом . Для оценки максимальной частоты тактового сигнала с реальной нагрузкой и без нее соберем два кольцевых генератора.

Рисунок 1.9 - Схема моделирования кольцевого генератора

На рисунке 1.10 показана зависимость максимальной частоты тактового сигнала f_макс от количества подключенных единичных нагрузок к каждому узлу устройства.

Рисунок 1.10 – Зависимость от коэффициента разветвления в каждом узле

Ось Y - M_cx, Ось X - f

Исходя из рисунка 1.10 можно заключить, что требования технического задания ( ) выполняются вплоть до M_сх=27. В данной схеме максимальный коэффициент разветвления M_сх=5.

Полученные частоты:

Без нагрузки: = 559,9 МГц; с максимальной нагрузкой: = 132 МГц.

Полученные частоты удовлетворяют требования технического задания для данного устройства.

Оценим влияния напряжения питания на максимальную возможную частоту тактового сигнала. Результат параметрического анализа кольцевых генераторов по напряжению питания показан на рисунке 1.11. [3]

Рисунок 1.11 – Зависимость частот кольцевых генераторов от напряжения питания

Ось Y - f, Ось X - V_dd

Исходя из приведенных выше результатов, можем заключить, что максимальная частота работы устройства выше заданной по техническому заданию при напряжениях питания выше 1,5В.

Приступим к вычислению динамических характеристик всех логических элементов. Схема моделирования приведена на рисунке 1.12. Два инвертора установленные на вход имитируют узел схемы. Для получения фронтов, срезов и задержек приближенных к задержкам логических элементов в схеме устройства, необходимо подключить на выходы логических элементов нагрузочные инверторы с ширинами, увеличенными в M раз, где М максимальный коэффициент разветвления, встречающийся в схеме для конкретного элемента. Это эквивалентно подключению на выход логического элемента M единичных нагрузок.

Рисунок 1.12 - Схема моделирования логических элементов

Динамические характеристики вентилей представлены в таблице 1.1

Таблица 1.1 - Результаты измерения динамических характеристик вентилей

Логический элемент	tфр,пс	tср,пс	tзд01,пс	tзд10,пс	Cн
Инвертор	272	219	174	133	2*Сinv
2nor	517	498	303	296	5*Сinv
3nor	467	318	255	185	3*Сinv
Буфер	2637	2227	1807	1628	3 пФ

На завершающем этапе схемотехнического проектирования приступим моделированию полной схемы устройства на частоте заданной в техническом задании. Все блоки, используемые в логическом проектировании, переделаны с использованием схемотехнических вентилей. В результате общий вид схемы не изменился.

Результат моделирования показан на рисунке 1.13. Частота такового сигнала 25 МГц.

Рисунок 1.13 – Результат моделирования делителя частоты с коэффициентом деления 24 и переменной скважностью на базе RS-триггера