2. Структура и функционирование бис к1804вс1 и к1804ву1. Построение систем на их основе

2.1. Центральный процессорный элемент к1804вс1

Четырехразрядная секция ЦПЭ К1804ВС1 предназначена для построения операционных автоматов микропроцессоров и других цифровых устройств с разрядностью, кратной 4. Структурная схема секции ЦПЭ приведена на рис. 1.

На два входа АЛУ (R и S) информация может подаваться от пяти различных источников через мультиплексор операндов МО:

• с внешней входной шины данных D3 – D0;

• по каналу A из РЗУ;

• по каналу B из РЗУ;

• из регистра PQ;

• с входа подачи константы «0000».

Управление мультиплексором операндов осуществляется кодом I2 – I0 в соответствии с табл. 1.

Арифметико-логическое устройство (АЛУ) ЦПЭ выполняет восемь операций в соответствии с табл. 2. Операции задаются управляющим кодом I5 – I3, подаваемым на соответствующие входы ЦПЭ. При выполнении операций в АЛУ формируются четыре признака результата (флага): C4, OVE, F3, Z.

C4 – перенос из старшего разряда (C0 – вход переноса в младший разряд). Значение признака C4 зависит от операции, выполняемой в АЛУ. При выполнении операции сложения (I5 – I3 = 000) на выход C4 выдается прямое значение переноса из старшего разряда АЛУ. При выполнении операции вычитания (I5 – I3 = 001, 010) на выход C4 выдается инверсное значение заема. Фактически в АЛУ вместо операции вычитания выполняется операция сложения по правилам дополнительного кода:

.

При выполнении данной операции перенос C4 = 1 в том, и только в том случае, если R ≥ S, то есть при нулевом значении заема.

Рис. 1. Структурная схема ЦПЭ К1804ВС1

При выполнении операции дизъюнкции (I5 – I3 = 011) C4 = 0 в том, и только в том случае, если на выходе F АЛУ результат «1111» и одновременно входной перенос C0 = 0. При выполнении операции конъюнкции (I5 – I3 = 100, 101) C4 = 0 в том, и только в том случае, если на выходе F АЛУ результат «0000» и C0 = 0.

OVE – признак переполнения разрядной сетки при выполнении арифметических операций (I5 – I3 = 000, 001, 010). В этом случае OVE = 1 при несовпадении переносов в старший (знаковый) разряд АЛУ и из него. При выполнении операций дизъюнкции (I5 – I3 = 011) и конъюнкции (I5 – I3 = 100, 101) признак OVE совпадает с C4.

F3 – знак результата (значение старшего разряда результата на выходе F АЛУ независимо от выполняемой операции).

Z – признак нулевого результата (в случае результата «0000» на выходе F АЛУ признак Z = 1, при любом ненулевом результате Z = 0) независимо от выполняемой операции. Выход Z имеет открытый коллектор.

Для ускорения распространения переноса, в случае объединения нескольких секций ЦПЭ в блок, в АЛУ формируются сигналы – генерации и – распространения переноса.

Результат операции с выхода F АЛУ может быть записан в PQ или РЗУ и выдан на внешние выходы Y3 – Y0. Управление этими пересылками осуществляется кодом I8 – I6 в соответствии с табл. 3. Запись в РЗУ может быть выполнена со сдвигом, реализуемым схемой СДР.

Мультиплексор выдачи МВ предназначен для выдачи на внешние выходы Y3 – Y0 ЦПЭ информации либо из РЗУ (по адресу А3 – А0 при I8 – I6 = 010), либо с выхода F АЛУ (при всех остальных значениях I8 – I6 – см. табл. 3). С мультиплексора выдачи информация выдается на выходы Y3 – Y0 через буфер с тремя состояниями. Буфер управляется сигналом (третье состояние при ). Следует обратить внимание, что данные из АЛУ выдаются на внешние выходы Y3 – Y0 ЦПЭ без сдвига, даже если запись в РЗУ производится со сдвигом.

Регистровое запоминающее устройство РЗУ состоит из шестнадцати четырехразрядных регистров R15 – R0. Считывание из РЗУ возможно по двум независимым каналам A и B с адресацией кодами А3 – А0 и В3 – В0 соответственно. Считывание осуществляется через вспомогательные регистры РА и РВ. Прием в РА и РВ осуществляется по единичному уровню СИ, а прием в регистры РЗУ – по нулевому. Такая синхронизация позволяет использовать любой регистр РЗУ одновременно и как источник, и как приемник в одной операции ЦПЭ.

Запись в регистры РЗУ осуществляется только по адресу В3 – В0 через сдвигатель СДР. Сдвигатель настраивается на сдвиг влево или вправо на один разряд или на отсутствие сдвига в зависимости от кода I8 – I6 (см. табл. 3). Сдвигаемые разряды для старших и младших бит СДР подаются (снимаются) через двунаправленные выводы PR3 и PR0 соответственно.

Запись в регистр PQ осуществляется по переднему фронту СИ и управляется кодом I8 – I6 (см. табл. 3). При приеме в РЗУ со сдвигом, может быть сдвинуто в ту же сторону и содержимое регистра PQ. Сдвиг выполняется через сдвигатель СДQ; сдвинутое содержимое возвращается в PQ. Сдвигатель СДQ имеет двунаправленные выводы PQ3 и PQ0 аналогично сдвигателю СДР.

Наращивание разрядности ЦПЭ осуществляется объединением n секций ЦПЭ в единый блок, как показано на рис. 2. При этом выводы C4, PQ3, PR3 каждой секции ЦПЭ (кроме старшей) соединяются с выводами соответственно C0, PQ0, PR0 соседней старшей секции. Входной перенос C0 в 4n-разрядный блок поступает в самую младшую секцию ЦПЭ, а выходной перенос C4, признаки F3 и OVE берутся из самой старшей секции ЦПЭ. Входы D3 – D0 и выходы Y3 – Y0 всех секций ЦПЭ становятся 4n-разрядными шинами. Остальные одноименные входы всех секций ЦПЭ соединяются. Соединяются также выходы с открытым коллектором Z.

Таблица 1. Источники операндов АЛУ

Управляющий код I2 I1 I0	Источники
	R	S
0 0 0	A	Q
0 0 1	A	B
0 1 0	0	Q
0 1 1	0	B
1 0 0	0	A
1 0 1	D	A
1 1 0	D	Q
1 1 1	D	0

Обозначения в табл.1:

D – операнд с входной шины D3 – D0;

А – операнд из РЗУ, адресуемый кодом А3 – А0;

В – операнд из РЗУ, адресуемый кодом В3 – В0;

Q – операнд из регистра PQ;

0 – константа «0000».

Таблица 2. Функции, выполняемые в АЛУ

Управляющий код I5 I4 I3	Функция
0 0 0	R + S + C0
0 0 1	S – R – 1 + C0
0 1 0	R – S – 1 + C0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1

Таблица 3. Приемники результата из АЛУ

Управляющий код I8 I7 I6	РЗУ		PQ		Выход Y
	сдвиг	загрузка	сдвиг	загрузка
0 0 0	—	—	—	F → PQ	F
0 0 1	—	—	—	—	F
0 1 0	—	F → B	—	—	A
0 1 1	—	F → B	—	—	F
1 0 0	вправо	F/2 → B	вправо	PQ/2→PQ	F
1 0 1	вправо	F/2 → B	—	—	F
1 1 0	влево	2F → B	влево	2PQ→PQ	F
1 1 1	влево	2F → B	—	—	F

Рис. 2. Наращивание разрядности ЦПЭ К1804ВС1