Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Московский государственный университет путей сообщения»
Институт управления и информационных технологий
Кафедра «Вычислительные системы и сети»
М.И.Шамров, Г.Г.Тельнов
Микроархитектура процессоров для информационных систем на железнодорожном транспорте
Учебное пособие
Москва – 2015
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования «Московский государственный университет путей сообщения»
Институт управления и информационных технологий
Кафедра «Вычислительные системы и сети»
М.И.Шамров, Г.Г.Тельнов
Микроархитектура процессоров для информационных систем на железнодорожном транспорте
Рекомендовано редакционно-издательским советом университета в качестве учебного пособия для бакалавров и магистров,
обучающихся по направлению подготовки «Информатика и вычислительная техника»
Москва – 2015
УДК 681.3
Ш19
Шамров М.И., Тельнов Г.Г. Микроархитектура процессоров для информационных систем на железнодорожном транспорте: Учебное пособие. – М.: МГУПС (МИИТ), 2015. – 92 с.
Учебное пособие предназначено для изучения микроархитектуры и микропрограммного уровня управления процессоров. Рассматриваются принципы организации базовых модулей секционированного микропроцессора и способы построения микропрограммных управляющих автоматов и операционных устройств на их основе. Подробно рассмотрены вопросы синхронизации и выбора структуры таких устройств с целью повышения их быстродействия. Приведено описание учебной системы на микропроцессорном комплекте К1804 и подробно рассмотрены вопросы ее микропрограммирования. Теоретический материал сопровождается циклом лабораторных и контрольных работ.
Предназначено для студентов, обучающихся по направлению подготовки «Информатика и вычислительная техника».
Рецензенты: Первый заместитель генерального директора ОАО «НИИАС» доктор технических наук, профессор Е.Н.Розенберг; Заведующий кафедрой «Вычислительная техника» РОАТ доктор технических наук, профессор В.Ю.Горелик;
ISBN 978-5-7876-0164-0 © МГУПС (МИИТ), 2015
Введение
Основу современной вычислительной системы составляют процессоры, число которых зависит от класса системы и изменяется в пределах от одного в простейших управляющих контроллерах до нескольких тысяч в высокопроизводительных серверах. Процессоры реализуют различные системные функции и используются в качестве центральных процессоров, процессоров ввода вывода, сервисных и коммуникационных процессоров, контроллеров устройств и т.д. Специализация процессора осуществляется на уровне его структурной организации, часто называемой микроархитектурой, а также с помощью микропрограммного управления.
В настоящее время большая часть процессоров выполняется в виде одной интегральной схемы. Такие процессоры принято называть однокристальными. Уже достигнут уровень интеграции, позволяющий, при необходимости, в одной интегральной схеме реализовать несколько процессоров. При таких реализациях микропрограммный уровень управления, уровень микроархитектуры скрыты и для изучения недоступны. Для их изучения наиболее целесообразно использовать многокристальные или секционированные микропроцессоры.
Основными отличительными чертами секционированных микропроцессоров являются:
реализация управляющего и операционного автоматов в виде отдельных наборов БИС;
наращивание разрядности блоков операционного автомата. Реализуется путем соединения нескольких БИС полного центрального процессорного элемента (ЦПЭ), либо его отдельных блоков (арифметико-логического устройства, регистров и т.д.);
использование в качестве управляющего автомата микропрограммного устройства управления. Строится на основе БИС блока микропрограммного управления (БМУ) с фиксированной или наращиваемой разрядностью адреса микрокоманд и БИС памяти микрокоманд;
возможность создания требуемой структуры и системы команд микропроцессора. Обеспечивается гибкостью микропрограммного управления.
Данное учебное пособие предназначено для изучения принципов построения операционных устройств, составляющих основу процессоров, на примере секционированного микропроцессорного комплекта К1804.
1. Секционированный микропроцессор серии к1804
В данном разделе рассматриваются БИС ЦПЭ К1804ВС1 и БМУ К1804ВУ1, на которых построено обучающее устройство «Микротренажер МТ1804». Подробное описание серии К1804 и способов построения систем на ее базе приведено в логически связанных источниках [1, 2], а также в [3]. Серия представлена также в справочниках [4 – 6].
Секционированный микропроцессор серии К1804 – представитель одной из последних серий секционированных микропроцессоров и является подходящим средством для учебного проектирования цифровых вычислительных устройств различной степени сложности.
БИС серии К1804 выполнены по технологии ТТЛШ с потребляемой мощностью 0,2 – 3,5 Вт, требуют одного источника питания +5 В и синхронизируются частотой до 10 МГц. Разрядность как ЦПЭ, так и БМУ наращивается с кратностью 4.
В состав серии К1804 входят следующие БИС:
К1804ВС1 – 4-разрядная секция ЦПЭ с возможностью наращивания разрядности. Корпус имеет 40 выводов;
К1804ВС2 – 4-разрядная секция ЦПЭ с возможностью наращивания разрядности. По сравнению с К1804ВС1, имеет расширенные возможности. Корпус имеет 48 выводов;
К1804ВР1 – схема ускоренного переноса для блока из четырех секций ЦПЭ. Корпус имеет 16 выводов;
К1804ВР2 – контроллер состояний и сдвигов в ЦПЭ. Предназначен для организации различного типа сдвигов в ЦПЭ, хранения и выдачи слова состояния (четырех признаков), формирования входного переноса в ЦПЭ, выдачи признака для ветвления. Корпус имеет 40 выводов;
К1804ВМ1 – ЦПЭ с фиксированной разрядностью 16 и значительными возможностями. Является представителем второй очереди серии. Корпус имеет 52 вывода;
К1804ВУ1 – 4-разрядная секция БМУ с возможностью наращивания разрядности. Корпус имеет 28 выводов;
К1804ВУ2 – 4-разрядная секция БМУ с возможностью наращивания разрядности. По сравнению с К1804ВУ1, отсутствуют некоторые редко используемые возможности. Корпус имеет 20 выводов;
К1804ВУ3 – схема управления для БМУ К1804ВУ1 и К1804ВУ2. Представляет собой комбинационную схему, упрощающую управление перечисленными БМУ. Обеспечивает выполнение 16 различных условных и безусловных переходов в БМУ. Корпус имеет 16 выводов;
К1804ВУ4 – БМУ с фиксированной разрядностью 12. Аналогична трем БМУ К1804ВУ2, работающим под управлением одной БИС К1804ВУ3. Корпус имеет 40 выводов;
К1804ВУ5 – 4-разрядный контроллер адреса с возможностью наращивания разрядности. Может использоваться для формирования адресов, как на микропрограммном, так и на программном уровне. Корпус имеет 28 выводов;
К1804ВУ6 – 8-разрядный контроллер прямого доступа к памяти с возможностью наращивания разрядности. Корпус имеет 28 выводов;
К1804ВУ7 – 8-разрядный контроллер прямого доступа к памяти с возможностью наращивания разрядности. По сравнению с К1804ВУ6, имеет несколько измененные возможности. Корпус имеет 22 вывода;
К1804ВА1 – 4-разрядный магистральный приемопередатчик. Имеет выходы для передачи в микропроцессор, входы для передачи из микропроцессора и двунаправленные выводы для подключения к магистрали. Особенность К1804ВА1 заключается в наличии двух групп входов для передачи из микропроцессора. Корпус имеет 24 вывода;
К1804ВА2 – 4-разрядный магистральный приемопередатчик, аналогичный К1804ВА1. Особенность К1804ВА2 заключается в возможности генерации бита контроля по четности. Корпус имеет 20 выводов;
К1804ВА3 – 4-разрядный магистральный приемопередатчик, аналогичный К1804ВА1 и К1804ВА2. Объединяет в себе их особенности. Корпус имеет 24 вывода;
К1804ИР1 – 4-разрядный регистр. Имеет две группы прямых выходов (одна – с тремя состояниями). Корпус имеет 16 выводов;
К1804ИР2 – 8-разрядный регистр. Имеет выходы с тремя состояниями и возможность установки в нуль. Корпус имеет 22 вывода;
К1804ИР3 – 8-разрядный двунаправленный порт ввода-вывода. Имеет два 8-разрядных регистра данных, два триггера готовности к обмену. Корпус имеет 28 выводов;
К1804ГГ1 – генератор синхронизации с микропрограммным управлением. Может работать в четырех режимах: работа, приостановка, пошаговый режим, ожидание. Корпус имеет 24 вывода;
К1804ВН1 – 8-уровневый контроллер прерываний с возможностью наращивания числа уровней. Корпус имеет 40 выводов;
К1804ВР3 – расширитель приоритетного прерывания. Предназначен для объединения до восьми БИС К1804ВН1. Корпус имеет 20 выводов;
К1804ВЖ1 – 16-разрядная схема обнаружения и коррекции ошибок. Представляет собой кодер-декодер модифицированного кода Хемминга. Исправляет все одиночные ошибки, обнаруживает все двойные, ошибки типа «все нули» и «все единицы». Корпус имеет 48 выводов.