- •В.М. Абузяров Электроника
- •Содержание:
- •1. Модуль. Элементная база электроники - пк-3,5 4
- •Библиографический список 163
- •Номинальные ряды e6, e12, e24 :
- •Номинальные ряды e48, e96, e192 :
- •Усилитель напряжения на триоде
- •Тема 3:Полупроводники [4]
- •Схемы включения транзистора и коэффициент передачи по току
- •3.2.1. Схема с общей базой (об)
- •3.2.2. Схема с общим эмиттером (оэ)
- •3.2.3. Схема с общим коллектором (ок)
- •10.1.2. Триггер Шмитта
- •Цифровая электроника
- •1 Алгебра логики (алгебра Буля)
- •1.1 Основные понятия алгебры логики
- •Элементарные логические функции
- •3) Инверсия (операция "не", логическое отрицание). Обозначение элемента в схеме приведено на рис 2-3.
- •Возможны комбинированные операции. Примеры элементов,выполняющих такие действия приведены на рис.2-4.
- •4) Исключающее "или" – функция равна 1,когда только одна переменная равна 1. Обозначается значком
- •1.4.2 Минимизация с помощью диаграмм Карно
- •Таким образом, рассмотренный элемент ттл выполняет логическую операцию "и-не" ( ).
- •2.3 Параметры цифровых интегральных схем
- •3.4 Шестнадцатеричный код
- •5.3 Сумматоры Сумматор – устройство, осуществляющее операцию сложения двоичных кодов {глава 4.1} по правилам:
- •Для сложения младших разрядов кода применяется полусумматор.
- •7.2 Сдвигающий регистр
- •10.4 Умножающие цап
- •10.5 Параметры цап
- •6) Дифференциальная нелинейность (δлд) - это наибольшая по модулю разность единичного приращения (кванта) выходного напряжения qi и среднего значения этого приращения.
- •Классификация радиоволн
- •Библиографический список
5.3 Сумматоры Сумматор – устройство, осуществляющее операцию сложения двоичных кодов {глава 4.1} по правилам:
0+0 = 0, 0+1 = 1, 1+0 = 1, 1+1 = 0 и 1 - перенос.
Для сложения младших разрядов кода применяется полусумматор.
Рис.
5-5 Полусумматор
Во всех последующих разрядах может появиться перенос из предыдущих разрядов, который должен быть учтен. Его работа описывается таблицей 6. Здесь Cn – предыдущий перенос, Cn+1 – последующий перенос.
Сn |
Аn |
Вn |
Σ |
Cn+1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Таблица 6 Алгоритм суммирования
Таблица 6 реализуется в виде более сложной комбинации логических элементов, которые образуют полный сумматор, содержащий 3 входа и 2 выхода.
6 Триггеры
Триггер – логическая схема с положительной обратной связью, имеющая 2 устойчивых состояния (бистабильная ячейка).
6.1 Асинхронный RS-триггер
1) RS-триггер на двух элементах "2и-не
Рис.6-1
RS-триггер с инверсными входами
Данное уравнение является особым логическим уравнением, которое выражает последующее состояние выхода y1 в зависимости от входов х1 и х2 и предыдущего состояния выхода. Иначе его можно представить в виде:
Если S = R = 1, тогда Qn+1 = 0+1Qn = Qn (хранение).
Если S = 0, R = 1, тогда Qn+1 = 1+1Qn = 1 (установка 1).
Если S = 1, R = 0, тогда Qn+1 = 0+0Qn = 0 (установка 0).
S |
R |
Qn+1 |
0 |
0 |
Запрещенное состояние |
0 |
1 |
установка 1 |
1 |
0 |
установка 0 |
1 |
1 |
хранение |
Таблица 7 Состояния триггера
Рис.6-2
Схемное обозначение триггера
Данный триггер называется с инверсными входами так как активным уровнем сигнала подаваемого на входы является 0.
На основе этого триггера строится схема, устраняющая дребезг контактов кнопочного переключателя при его замыкании (схема "антидребезг").
Рис.6-3
Схема "антидребезга"
При нажатии кнопки К схема из положения "0" переходит в положение "1". Во время дребезга контактов, контакт в начальное положение не возвращается, а оказывается в промежуточном положении, тогда на входы поступают "висячие" единицы и триггер находится в состоянии хранения. Дребезг устраняется.
2) RS-триггер на элементах "2или-не". Это триггер с прямыми входами.
Рис.6-4
RS-триггер с прямыми входами
Его таблица состояний:
S |
R |
Qn+1 |
0 |
0 |
хранение |
0 |
1 |
установка 0 |
1 |
0 |
установка 1 |
1 |
1 |
запрещенное состояние |
3) RS-триггеры со входной логикой:
Рис.6-5
Триггер с входной логикой
Для того, чтобы такой триггер сработал необходимо, чтобы R и S сигналы обеспечивались соответствующей конъюнкцией Ri и Si сигналов.
Паразитные триггеры (триггерное кольцо)
Если в электронной схеме оказались соединенными в кольцо любое четное число инвертирующих элементов, то получится схема также имеющая 2 устойчивых состояния.
Рис.6-6
Триггерное кольцо
Такие схемы не строят, они возникают случайно в результате неисправности. Их надо уметь распознавать и устранять.
Генератор меандра
Если соединить в кольцо любое нечетное число инвертирующих элементов, то образуется генератор меандра – периодической последовательности прямоугольных импульсов, у которых длительности импульса и паузы равны tимп = tпаузы (скважность =1).
Рис.6-7
Меандр
6.2 Тактируемый (синхронный) RS-триггер
В них вводится дополнительный вход тактового импульса (стробимпульс с).
Рис.6-8
Тактируемый RS-триггер
Eсли с = 0; Qn+1 = Qn – хранение. Если с = 1; Qn+1 = (S+RQ)n.
Данная схема "прозрачна" по S и R входам при с = 1.
6.3 D-триггер типа "защелка"
Рис.6-9
D-триггер
При с =1, что подается на D, то и появляется на Q.
Если с =0, то режим хранения.
Этот триггер может использоваться для хранения информации поступающей на вход D, а также как триггер задержки, срабатывающий через интервал времени от начала сигнала D до начала сигнала с.
6.4 Статический Т-триггер
Q |
/Q |
C |
/S |
/R |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
Таблица 8 Состояния T-триггера
Триггер имеет единственный вход С и меняет свое состояние каждый раз при поступлении 1 на этот вход.
Рис.6-10
Статический T-триггер
Данный триггер делит частоту входного сигналов на 2 (рис.6-11) На этом основано построение счетчиков и делителей частоты на произвольное заданное число.
Рис.6-11
Деление частоты на 2
6.5 Однотактный JK-триггер
Срабатывает в момент перехода строб сигнала С с 0 в 1(по его переднему фронту).
Рис.6-12
Однотактный JK-триггер
Рис
6-13 Условное обозначение JK-триггера
Если соединить входы j, с и k, то получится Т-триггер. Если с = 0, то хранение при любых J и K. В JK-триггере запрещенных состояний нет.
Jn |
Kn |
C |
Qn+1 |
|
состояние |
0 |
0 |
|
Qn |
/Qn |
хранение |
0 |
1 |
|
0 |
1 |
запись 0 |
1 |
0 |
|
1 |
0 |
запись 1 |
1 |
1 |
|
/Qn |
Qn |
Т-триггер |
Таблица 9 Состояния JK-триггера
6.6 Двухтактный (2x ступенчатый) триггер
1) Двухтактный RS-триггер (MS-триггер).
При С = 1, информация принимается в М-триггер, но не проходит в S-триггер.
При С = 0, информация из М-триггера переписывается в S-триггер.
Рис.6-14
Двухтактный RS-триггер
М – master – ведущий; S – slave – ведомый.
При любом С одна ступень триггера "прозрачна", другая "непрозрачна", поэтому триггер в целом непрозрачен.
2) Двухтактный JK-триггер.
Это двухтактный RS-триггер, выходы Q которого заведены накрест на входные конъюнкторы, тогда R и S входы называются J и К входами.
Если
j = k = 0 то С-сигнал не может открыть триггер
– хранение. Если j = 1; k = 0, то С-сигнал
откроет конъюнктор &1, но только если
до поступления С-сигнала было: Q = 0;
.
В отличие от обычного RS-триггера {глава
6.1},
вариант j = k = 1 не запрещён.
7 Регистры
7.1 Классификация регистров
Регистр – функциональный узел объединяющий несколько однотипных триггеров.
Типы регистров:
1) Регистры защелки – строятся на триггерах защелках (К155ТМ5; К155ТМ7), запись в которые ведется уровнем стробирующего сигнала.
В триггере К155ТМ8 - запись ведется положительным фронтом стробирующего сигнала.
2) Сдвигающие регистры – выполняют функцию только последовательного приема кода.
3) Универсальные регистры – могут принимать информацию в параллельном и последовательном коде.
4) Специальные регистры – К589ИР12 имеют дополнительные варианты использования.
