4. Описать назначение выводов m/io, dt/r мп к1810вм86

Вывод M/IO Является признаком обращения к ЗУ ( M/IO=1 ) или ВУ (M/IO=0) и используется для разделения адресного пространства памяти и ввода/вывода. Значение M/IO=0 появляется только при выполнении команд ввода (IN) и вывода (OUT)

Вывод D/TR выдача, прием данных, определяет направление передачи по шине AD:DT/R=1 запись данных из МП в ОЗУ или ВУ. Предназначен для управления шинными формирователями и действует на протяжении всего цикла шины, как и сигнал M/IO.

5. Структура мп к1810вм86

1810ВМ86, прототипом которого является МП Intel 8086, 16-разрядный однокристальный МП. Кристалл микросхемы размером 5,5х5,5мм содержит около 30 тыс. транзисторов и потребляет 1,7Вт от источника питания +5В. Выпускается в 40-выводном корпусе. Синхронизируется последовательностью прямоугольных импульсов с частотой 5мГц. Основные операции по обработке данных выполняются за два, три такта, что обеспечивает быстродействие порядка 1,5·106 оп/с. МП связан с памятью и портами ввода-вывода 16-разрядной шиной данных и 20-разрядной шиной адреса, что позволяет иметь память емкостью 1 мбайт = 220= 1048576 байт.

Упрощенная структурная схема МП К1810.

Содержит три относительно независимые части: - операционное устройство; - устройство шинного интерфейса; - устройство управления. Операционное устройство реализует заданные командой операции и содержит: - арифметическо-логическое устройство (АЛУ); - группу регистров общего назначения (РОН); - регистр флагов (Рег. фл.) АЛУ имеет в своем составе 16-разрядный комбинационный сумматор, с помощью которого выполняются арифметические операции, набор комбинационных схем для выполнения логических операций, схемы для операций сдвигов, а также регистры для временного хранения операндов и результатов. К АЛУ непосредственно подключается Рег. фл., в котором фиксируются результаты выполнения операций: равенство нулю, переполнение регистров, наличие сигнала переноса и др. Причем каждый разряд предназначен для отображения только одного события.

Если в результате выполнения вычислений данное событие произошло, например, равенство результата нулю, то значение данного разряда устанавливается равным единице. В противном случае значение разряда нуль. Значения этих разрядов (флагов) используются для реализации условных переходов, изменяющих ход выполнения программы. Группа РОН содержит восемь 16-разрядных регистров. Регистр АХ является аккумулятором. Назначение аккумулятора в микропроцессоре подробно рассматривалось в ходе предыдущей лекции. Регистры ВХ, СХ, DХ используются прежде всего для хранения данных, а остальные четыре для хранения адресов. Устройство шинного интерфейса выполняет операции обмена между МП и памятью или портами ввода-вывода по запросам операционного устройства (ОУ). Когда ОУ занято выполнением команды, шинный интерфейс самостоятельно инициирует опережающую выборку кодов очередных команд из памяти.

Устройство шинного интерфейса содержит: - блок сегментных регистров; - программный счетчик (Пр. счет); - схему формирования адреса; - очередь команд; - буферный регистр (Буф. рег.). Наличие сегментных регистров обусловлено делением памяти на сегменты объемом по 64 Кбайт и используемым способом формирования адресов.

Сегментные регистры хранят начальные адреса сегментов памяти СS - адрес сегмента, в котором содержится программа; DS - адрес сегмента, в котором размещены данные; SS-адрес стекового сегмента. Программный счетчик или указатель команд хранит относительный адрес или смещение следующей команды относительно начала сегмента, т.е. указывает на следующую по порядку команду. Модификация содержимого программного счетчика осуществляется автоматически с учетом загрузки очереди команд. Схема формирования адреса осуществляет вычисление 20-разрядного физического адреса из 16-разрядных адресов сегмента и смещения. Очередь команд представляет собой набор 8-разрядных регистров и исполняет роль регистра команд, в котором хранятся коды, выбранные из программы. Длина очереди составляет 6 байт, что соответствует самому длинному формату команд. Наличие очереди команд, а также способность операционного устройства и шинного интерфейса работать параллельно позволяют совместить во времени фазы выборки команды и выполнения заданной операции. Буферный регистр обеспечивает временную селекцию выводов микропроцессора. Ранее уже отмечалось, что микропроцессор выпускается в керамическом корпусе с 40 выводами. Простой подсчет показывает, что 40 выводов для такого микропроцессора недостаточно. Чтобы убедиться в этом, достаточно просуммировать числа выводов, необходимые для шины адреса (20), шины данных (16), шины управления (17), выводы для подключения тактового генератора и источника питания. Выходом из такого положения является использование одних и тех же выводов для различных целей. Поэтому 16 из 20 выводов адресной шины используются для передачи данных.

Пусть, например, осуществляется операция записи результата некоторого вычисления в память. Для этого в микропроцессоре формируется адрес ячейки памяти, в которую должна осуществится запись. Адрес ячейки считывается со схемы формирования адреса, который поступает на шину адреса, а результат вычислений переносится из аккумулятора в буферный регистр. Адрес удерживается на ША на время, необходимое для его дешифрации и нахождения в памяти нужной ячейки.

В следующий момент времени адрес снимается и из буферного регистра считывается записанное туда число, появляющееся на 16 выводах ША, которое воспринимается теперь как данные и записываются в выбранную ячейку памяти. Управляющее устройство организует взаимодействие всех элементов микропроцессора в процессе работы, причем управление работой операционного устройства и шинного интерфейса осуществляется одновременно, которые могут работать независимо друг от друга.