Универсальные логические модули на основе мультиплексоров

Универсальные логические модули (УЛМ) на основе мультиплексоров отно­сятся к устройствам, настраиваемым на решение той или иной задачи. Уни­версальность их состоит в том, что для заданного числа аргументов можно настроить УЛМ на любую функцию. Известно, что общее число функций n аргументов выражается как . С ростом n число функций растет чрезвы­чайно быстро. Хотя практический интерес представляют не все существую­щие функции, возможность получить любую из огромного числа функций свидетельствует о больших перспективах применения УЛМ.

Способ настройки улм

Способом настройки, используемым в УЛМ, является фиксация не­которых входов. Для этого способа справедливо следующее соотношение между числом аргументов и числом настроечных входов. Пусть число аргу­ментов п и требуется настройка на любую из функций. Тогда число комби­наций для кода настройки, равное числу функций, есть . Для двоичного кода число комбинаций связано с разрядностью кода выражением , где m — разрядность кода. Приравнивая число воспроизводимых функций к числу комбинаций кода настройки, имеем для числа настроечных входов соотношение m = .

Рисунок 4.4.4. Схема использования мультиплексора в качестве УЛМ (а), примеры воспроизведения функций при настройке константами (б).

Полученному выражению отвечает соотношение между числом входов раз­ного типа для мультиплексора. При этом на адресные входы следует подавать аргументы функции, а на информационные входы — сигналы настрой­ки (рис. 4.4.4, а). Таким образом, для использования мультиплексора в качест­ве УЛМ следует изменить назначение его входов.

Рис. 4.4.4, а — иллюстрирует возможность воспроизведения с помощью мультиплексора любой функции п аргументов. Действительно, каждому на­бору аргументов соответствует передача на выход одного из сигналов на­стройки. Если этот сигнал есть значение функции на данном наборе аргу­ментов, то задача решена. Разным функциям будут соответствовать разные коды настройки. Алфавитом настройки будет {0,1} — настройка осуществля­ется константами 0 и 1. На рис. 4.4.4, 6 показан пример воспроизведения функции неравнозначности с помощью мультиплексора "4—1".

5. Одноразрядные сумматоры.

Как известно, в ЦВМ все многообразие математических операций выполняется с использованием много разрядного сумматора. Он является основным функциональным узлом арифметического устройства и определяет его быстродействие, которое, в свою очередь, зависит от быстродействия одноразрядного сумматора. При сложении многоразрядных чисел такой сумматор обязан вычислять сумму двух операндов i – го разряда с учетом возможного переноса единицы из предыдущего разряда (i-1) – го и вырабатывать помимо суммы возможный перенос единицы в следующий (i+1) – ый разряд.

Рассмотрим подходы к синтезу такого одноразрядного сумматора, называемого полным, анализируя возможные методы получения суммы и формирования переноса.

1. Первым сумматором, который правда не выполняет все положенные по определению операции, является сумматор по модулю 2 (mod 2) – хорошо известная нам переключательная функция двух аргументов с номером шесть. Запишем таблицу истинности.

Таблица 4.5.1

=	0	0	1	1
=	0	1	0	1
	0	1	1	0

Где и – переменные (операнды) поступают на вход сумматора, а – сумма этих операндов.

Из таблицы истинности следует что устройство, реализованное по этой логике способно вычислять значение суммы двух аргументов. Эта функция как известно не минимизируется и реализуется по СДНФ.

0 1 1 0

По этому выражению можно построить принципиальную схему в базисе Буля (приведено ниже) или в любом другом базисе.

Рисунок 4.5.1

2. Полусумматор – комбинационное устройство, которое содержит два входа для операндов и и два выхода: один из них для суммы « », а другой – для возможного переноса в следующий разряд « ».

Построим таблицу истинности этого устройства.

Таблица 4.5.2

0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Анализируя таблицу видим, что для вычисления суммы можно использовать сумматор по mod 2, а для переноса в следующий разряд (второй выход), единица присутствует только на третьем наборе входных переменных, следовательно

Рисунок 4.5.2

Для получения схемы полусумматоров достаточно схемы сложения по mod 2 и в параллель добавить конъюнктор для реализации второго выхода .

Такое устройство выпускается в СИС

Рисунок 4.5.3

3.Полным одноразрядным сумматором – устройства, содержащее три входа для операндов , и переноса от предыдущего разряда и соответственно два выхода , .

Построим таблицу истинности.

Таблица 4.5.3

0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Запишем выражение СДНФ для обоих выходов и попробуем провести минимизацию.

Проведем минимизацию суммы.

По таблице видно, что минимизация невозможна, следовательно выход для сумматора необходимо реализовывать по СДНФ

0 0 1 0 1 0 1 0 0 1 1 1

Проведем минимизацию СДНФ для возможного переноса.

Отметим, что минимизация прошла успешно, и самое главное – в полученном выражении отсутствуют инверторы следовательно этот выход будет формироваться в две ступени, в отличии от сумматора, формирующейся в три ступени, так как используются инверторы.

В СИС имеются готовые сумматоры, реализованных по записанным выражением в базисе Буля и Шеффера.

При реализации сумматоров также используется схема, реализованная на двух полусумматорах СИС.

Обратимся к таблице истинности и полного сумматора. Из таблицы видно, что в первых четырех наборах с нулевого по третий, таблица истинности полного сумматора повторяет таблицу истинности полусумматора, вторая половина обязательно содержит единицу переноса, что изменяет значение сумм и признака переноса.

Следовательно на первом полусумматоре можно вычислить сумму двух операндов и , а затем по второму полусумматоре скорректировать полученную сумму возможной единицей переноса. Необходимость постановки дизъюнктора на вырабатываемые обоими полусумматорами переносы можно проверить по таблице истинности.

Рисунок 4.5.4