- •1. Jк триггер
- •2. Синхронный rs триггер
- •3. Двойничный асинхронный счетчик
- •4. Регистр сдвига
- •5. Классификация счетчиков Логический элемент функция не, или, и
- •6. Асинхронный rs триггер с прямыми входами
- •7. Назначение триггера
- •8. Типы триггеров
- •9. Назначение суммирующих, вычитающих и реверсивных счетчиков.
- •10. D триггер или триггер задержки
- •11. Шифратор. Назначение, применение.
- •12. Классификация регистров
- •13. Асинхронный трехразрядный двоичный суммирующий счетчик
- •14. Дешифратор, назначение, применение
- •15. Чем характеризуются асинхронные и синхронные триггеры
- •16. T триггер
- •17. Трехразрядный peгистр со сдвигом вправо
- •18. Счетчик. Применение, суть работы счетчика
- •19. Описать работу дешифратора 3-8
- •1.1 Функция алгебры логики дешифратора:
- •20. Управляющего входа e дешифратора
- •21. Мультиплексорное дерево, построенное на четырехвходовых мультипликатарах
- •22. Мультиплексоры. Применение, характеристики
- •23. Минимизация логических функции методом карт Вейча
- •24. Минимизация логических функций методом Квайна
- •25. Rs триггер
- •26. Регистр. Классификация регистров
- •27. Демультиплексор
- •28. Комбинационные устройства
- •1.1 Двоичные сумматоры
- •1.1.1 Одноразрядные сумматоры
- •1.1.2 Многоразрядные сумматоры
- •1.1.3 Арифметико-логические устройства
- •1.2 Кодирующие и декодирующие устройства
- •1.2.1 Шифраторы
- •1.2.2 Дешифраторы (декодеры)
- •1.3 Коммутаторы цифровых сигналов
- •14.3.1 Мультиплексоры
- •1.3.2 Дешифраторы-демультиплексоры
- •1.4 Устройства сравнения кодов. Цифровые компараторы
- •1.5 Преобразователи кодов. Индикаторы
- •29. Духкаскадный дешифратор с прямоугольным матречным дешифратором на втором каскаде
- •30. Мультиплексор. Таблица функционирования мультиплексора.
- •31. Счетчик
27. Демультиплексор
Демультиплексорами называются устройства, которые позволяют подключать один вход к нескольким выходам. Демультиплексор можно построить на основе точно таких же схем логического "И", как и при построении мультиплексора. Существенным отличием от мультиплексора является возможность объединения нескольких входов в один без дополнительных схем. Однако для увеличения нагрузочной способности микросхемы, на входе демультиплексора для усиления входного сигнала лучше поставить инвертор.
Схема демультиплексора приведена на рисунке 1. В этой схеме для выбора конкретного выхода демультиплексора, как и в мультиплексоре, используется двоичный дешифратор.
Рисунок 1.
Принципиальная схема демультиплексора,
управляемого двоичным кодом
Однако, если рассмотреть принципиальную схему самого дешифратора, то можно значительно упростить демультиплексор. Достаточно просто к каждому логическому элементу 'И', входящему в состав дешифратора просто добавить ещё один вход – In. Такую схему часто называют дешифратором с входом разрешения работы. Условно-графическое изображение демультиплексора приведено на рисунке 2.
Рисунок 2.
Условно графическое обозначение
демультиплексора с четырьмя выходами
В этом обозначении вход In обозначен как вход E, а выходы не названы никак, оставлены только их номера.
В МОП микросхемах не существует отдельных микросхем демультиплексоров, так как МОП мультиплексоры, описанные ранее по информационным сигналам не различают вход и выход, т.е. направление распространения информационных сигналов, точно также как и в механических ключах, может быть произвольным. Если поменять входы и выход местами, то КМОП мультиплексоры будут работать в качестве демультиплексоров. Поэтому их часто называют просто коммутаторами.
28. Комбинационные устройства
Цифровыми
устройствами комбинационного типа или
цифровыми автоматами без памяти
называются цифровые устройства,
логические значения на выходе которых
однозначно определяются совокупностью
или комбинацией сигналов на входах в
данный момент времени. К ним относятся
суммирующие схемы, шифраторы и дешифраторы,
мультиплексоры и демультиплексоры,
цифровые компараторы и другие устройства.
Цифровые устройства комбинационного
типа выпускаются в виде интегральных
микросхем или входят в состав больших
интегральных микросхем, таких как
процессоры, запоминающие и другие устройства.
1.1 Двоичные сумматоры
1.1.1 Одноразрядные сумматоры
В цифровой вычислительной технике используются одноразрядные суммирующие схемы с двумя и тремя входами, причём первые называютсяполусумматорами, а вторые — полными одноразрядными сумматорами. Полусумматоры могут использоваться только для суммирования младших разрядов чисел. Полные одноразрядные сумматоры имеют дополнительный третий вход, на который подаётся перенос из предыдущего разряда при суммировании многоразрядных чисел.
На рисунке 1, а) приведена таблица истинности полусумматора, на основании которой составлена его структурная формула в виде СДНФ (Рисунок 1, б). Функциональная схема, составленная на элементах основного базиса в соответствии с этой структурной формулой, приведена на рисунке 21, в).
Рисунок 1 Одноразрядный полусумматор:
а) таблица истинности, б) структурная формула, в) функциональная схема.
Основными параметрами, характеризующими качественные показатели логических схем, являются быстродействие и количество элементов, определяющее сложность схемы.
Быстродействие определяется суммарным временем задержки сигнала при прохождении элементов схемы. В приведённой выше схеме быстродействие определяется задержкой в трёх логических элементах.
