- •1. Jк триггер
- •2. Синхронный rs триггер
- •3. Двойничный асинхронный счетчик
- •4. Регистр сдвига
- •5. Классификация счетчиков Логический элемент функция не, или, и
- •6. Асинхронный rs триггер с прямыми входами
- •7. Назначение триггера
- •8. Типы триггеров
- •9. Назначение суммирующих, вычитающих и реверсивных счетчиков.
- •10. D триггер или триггер задержки
- •11. Шифратор. Назначение, применение.
- •12. Классификация регистров
- •13. Асинхронный трехразрядный двоичный суммирующий счетчик
- •14. Дешифратор, назначение, применение
- •15. Чем характеризуются асинхронные и синхронные триггеры
- •16. T триггер
- •17. Трехразрядный peгистр со сдвигом вправо
- •18. Счетчик. Применение, суть работы счетчика
- •19. Описать работу дешифратора 3-8
- •1.1 Функция алгебры логики дешифратора:
- •20. Управляющего входа e дешифратора
- •21. Мультиплексорное дерево, построенное на четырехвходовых мультипликатарах
- •22. Мультиплексоры. Применение, характеристики
- •23. Минимизация логических функции методом карт Вейча
- •24. Минимизация логических функций методом Квайна
- •25. Rs триггер
- •26. Регистр. Классификация регистров
- •27. Демультиплексор
- •28. Комбинационные устройства
- •1.1 Двоичные сумматоры
- •1.1.1 Одноразрядные сумматоры
- •1.1.2 Многоразрядные сумматоры
- •1.1.3 Арифметико-логические устройства
- •1.2 Кодирующие и декодирующие устройства
- •1.2.1 Шифраторы
- •1.2.2 Дешифраторы (декодеры)
- •1.3 Коммутаторы цифровых сигналов
- •14.3.1 Мультиплексоры
- •1.3.2 Дешифраторы-демультиплексоры
- •1.4 Устройства сравнения кодов. Цифровые компараторы
- •1.5 Преобразователи кодов. Индикаторы
- •29. Духкаскадный дешифратор с прямоугольным матречным дешифратором на втором каскаде
- •30. Мультиплексор. Таблица функционирования мультиплексора.
- •31. Счетчик
20. Управляющего входа e дешифратора
Дешифратор – это устройство, которое преобразует двоичный n-разрядный код в 2n-разрядный унитарный двоичный код. Унитарным кодом называется такой двоичный код, у которого состояние одного двоичного разряда противоположно состоянию всех остальных разрядов, т. е. если все разряды равны 0, то только один разряд равен 1. Таким образом, дешифратор имеет n входов и 2n выходов. Дешифраторы обозначаются латинскими буквами DC (декодер). Разрядность дешифратора считается по числу входных переменных. Так, при n=2 дешифратор называется двухразрядным, при n=3 трехразрядным и т. д. Если DC имеет 2n выходов, то он называется полным, в противном случае неполным. Например, двухразрядный полный DC может формировать на выходах один из следующих кодов: 1000, 0100, 0010, 0001. Такой DC называется DC с прямыми выходами. Если DC формирует на выходе коды 0111, 1011, 1101, 1110, то он называется инверсным. На схемах дешифраторы обозначают так, как показано на рис.1.1.
Рис. 1.1. Обозначения дешифраторов:
а – полный двухразрядный DC с прямыми выходами;
б – полный двухразрядный DC с инверсными выходами;
в – полный трехразрядный DC с прямыми выходами;
г – полный трехразрядный DC с инверсными выходами
Выход, имеющий противоположное по отношению к остальным выходам значение, называется возбужденным.
В обозначениях дешифраторов различают несколько полей:
¨ n-разрядное адресное поле (обозначено буквой А) показывает, сколько разрядов имеет входной код, где цифры 0 и 1 показывают вес разряда двоичного кода (0 – младший разряд, 1 – старший разряд кода и т. д.);
¨ выходное поле (обозначений может не иметь) содержит 2n выходов. Выходные функции дешифратора с инверсными выходами обозначаются инверсиями;
¨ поле Е – поле управляющего входа может присутствовать (рис. 1.1) или отсутствовать (рис. 1.6, б), и тогда его в обозначении DC опускают. Назначение этого входа рассмотрено ниже. На рис. 1.2 приведены таблица истинности DC, изображенного на рис. 1.1 (а) и БФ всех его выходов. На рис. 8.3 приведены таблица истинности DC, изображенного на рис. 1.1 (б) и БФ всех его выходов.
Рис. 1.2. Таблица истинности и булевы функции выходов двухразрядного дешифратора с прямыми выходами
Рис. 1.3.Таблица истинности и булевы функции выходов двухразрядного
дешифратора с инверсными выходами
При поступлении на вход дешифратора двоичного кода 00 (0 десятичного кода) возбуждается выход 0, при поступлении кода 01 (1) возбуждается выход 1 и т. д.
В таблице истинности DC, в любом столбце k (рис. 1.2) только одна единица, а в табл. 1.3 только один ноль, т. е. функция Yk фактически описывается конституентой единицы для дешифратора с прямыми выходами и конституентой нуля для дешифратора с инверсными выходами. Схемы дешифраторов представлены на рис. 1.4 (а) и рис. 1.4 (б).
Рис. 1.4. Схемы двухразрядных дешифраторов:
а – с прямыми выходами; б – с инверсными выходами
Введем еще одну переменную Е, на которую умножим булеву функцию каждого выхода DC:
Рис. 1.5. Схемы управляемых дешифраторов:
а – с прямыми выходами; б – с инверсными выходами
При Е=0 У0=У1=У2=У3=0 (рис. 81.5, а), а при Е=1 функции выходов принимают значения в зависимости от входного кода. Вход Е называют управляющим входом или входом стробирования. При Е=0 дешифратор «выключается», т. е. все выходы неактивны, а при Е=1 «включается» в работу. Такие дешифраторы называют управляемыми. Схемы управляемых дешифраторов представлены на рис. 1.5.
В цифровых устройствах принято так строить узлы, чтобы на основе малоразрядных устройств можно было строить многоразрядные. Продемонстрируем это на примере двухразрядного дешифратора.
