Задание 4 Параллельные ацп.

Схема и принцип работы

Рисунок 3. Параллельное АЦП

Входной сигнал подается на инвертирующие входы компараторов (DA1-DA8), соединенные параллельно. На неинвертирующие входы этих компараторов подаются опорные напряжения с делителя напряжений на сопротивлениях R1-R9, на каждый компаратор подается опорное наряжение, отличающееся от соседних на шаг квантования. Количество включенных компараторов преобразуется в двоичный код при помощи приоритетного шифратора DD1

Достоинства

• высокое быстродействие, достигающее десятков наносекунд.

Недостатки

• большая сложность (количество компараторов в схеме равно числу уровней квантования, и равно 2n где n - разрядность выходного кода

• высокая стоимость - из-за высокой стоимости;

• и, как следствие, невысокая точность (8-10 двоичных разрядов)

Особенности сопряжения с микропроцессорными системами

Поскольку АЦП данного типа, как правило, имеют быстродействие, большее чем микропроцессорная система, то приходится вначале записывать данные с выхода АЦП в быстродействующее буферное ОЗУ

Задание 5

Т-триггеры: назначение, свойства, области применения

T-триггер — это счетный триггер. У данного триггера имеется только один вход. Принцип работы T-триггера заключается в следующем. После поступления на вход T импульса, состояние триггера меняется на прямо противоположное. Счётным он называется потому, что T триггер как бы подсчитывает количество импульсов, поступивших на его вход. При поступлении второго импульса T-триггер снова сбрасывается в исходное состояние.

T триггер можно синтезировать из любого двухступенчатого триггера.

Рисунок 4. Схема T триггера, построенная на основе D триггера

Т-триггеры используются при построении схем различных счётчиков, поэтому в составе БИС различного назначения обычно есть готовые модули этих триггеров. Условно-графическое обозначение T триггера приведено на рисунке 5.

Рисунок 5. Условно-графическое обозначение T триггера

T-триггеры широко применяются в схемах деления и умножения частоты. Без них было бы невозможна реализация синтезаторов частот, которые применяются в качестве задающих генераторов в передатчиках и гетеродинов в приемниках раций, мобильных телефонов или GSM навигаторов. Не менее важна роль T-триггеров в формировании тактовой частоты цифровых микросхем, таких как центральные процессоры компьютеров, планшетов или цифровых фотоаппаратов.

Задание 6 Программное обеспечение бортовых цифровых вычислительных машин: виды программного обеспечения, языки программирования, средства разработки и отладки прикладных программ.

Цифровые вычислительные средства в составе бортового оборудования самолетов появились на рубеже 60-х годов и за относительно короткий срок практически полностью заменили используемые ранее аналоговые вычислители, поскольку обеспечивали более высокую точность решения задач, характеризовались большей универсальностью применения и обладали широкими логическими возможностями.

Эти качества бортовой цифровой вычислительной машины (БЦВМ) позволяют использовать ее практически во всех подсистемах бортового оборудования самолета, обеспечивают устойчивость БЦВМ к усложнению алгоритмов и позволяют применять более сложные, а значит, и более совершенные законы управления самолетом и его подсистемами. Они позволили осуществить информационное взаимодействие между отдельными (ранее непосредственно не взаимодействовавшими) подсистемами бортового оборудования и образовать единый комплекс бортового оборудования (КБО), что в конечном счете повысило эффективность выполнения полетного задания и безопасность полета.

К четвертому поколению можно условно отнести БЦВМ 90-50ХХХ, семейство БЦВМ-386/486 и БЦВМ "Багет-53".

Рассмотрим более подробно семейство БЦВМ Багет-53.

Назначение

Бортовая цифровая вычислительная машина БЦВМ «Багет-53-31М серия 1» предназначена для организации взаимодействия подсистем комплекса бортового радиоэлектронного и сопрягаемого оборудования, комплексной обработки информации, решения задач навигации и управления, а также специальных задач.

Технические характеристики

модуль процессора: БТ33-206Б архитектура микропроцессора: MIPS IV тактовая частота ядра: 396 МГц конструкция процессорного модуля: Евромеханика 6U VME механизм межпроцессорного взаимодействия: шина VME 32 интерфейс подключения мезонинных модулей: PCI 2.1 33 МГц, 32 бита Ethernet 100 Мбит/с тип мезонинных модулей: PMC МГК-8: назначение: формирование 2D и 3D графического изображения программный интерфейс: Open-GL частота обновления: 25 кадров в секунду БТМРC4-301: объем памяти: 8 Гбайт
Программное обеспечение: операционная система реального времени ОС РВ Багет 3.0 программа начальной инициализации тесты встроенного контроля тесты автономного контроля функциональное программное обеспечение языки программирования: C/C++
напряжение питания	27 В постоянного тока по ГОСТ 19705-89 с Приложением № 5 и ГОСТ Р 54073-2010 сПриложением В
потребляемая мощность	не более 175 Вт при питании от сети постоянного тока
масса изделия	не более 18 кг
конструктивное исполнение	моноблок 4К по ГОСТ 26765.16-87
средняя наработка на отказ в полете	10 000 ч
ресурс	6 000 ч
срок службы	30 лет