4.2 Согласование интегральных конденсаторов.
Оптимально согласованные конденсаторы обеспечивают наилучшую степень согласования по сравнению с другими интегральными элементами.
Конденсаторы, подлежащие согласованию, разделяются на квадратные сегменты, которые объединяются в массивы. Массивы сегментов согласованных конденсаторов размещаются по двумерным схемам с общим центром (в частности, можно использовать топологию с перекрестными связями сегментов).
Желательно использовать максимально возможную в заданных условиях емкость конденсатора для достижения наилучшей степени согласования.
Допускается только параллельное соединение сегментов в согласованных конденсаторах, так как при последовательном соединении значительную погрешность вносят паразитные емкости нижних обкладок. В связи с этим получение емкости с дробной частью емкости сегмента затруднено.
В прецизионных схемах нежелательно использовать нитридные и оксинитридные диэлектрики между обкладками конденсатора из-за их подверженности диэлектрической поляризации.
Для построения согласованных конденсаторов необходимо:
использовать квадратные сегменты в матрицах согласованных конденсаторов;
использовать большие по площади конденсаторы;
использовать размещение с перекрестными связями (с общим центром) в массиве сегментов согласованных конденсаторов;
размещать фиктивные конденсаторы вокруг внешнего края массива;
использовать электростатическую защиту для согласованных
конденсаторов;
уменьшать емкости проводников, соединяющих согласованные конденсаторы;
не проводить металл по согласованным конденсаторам, за исключением электростатической защиты;
использовать диэлектрики из окисла кремния вместо нитридных для исключения влияния эффектов диэлектрической поляризации;
располагать конденсаторы в областях с низким градиентом механического напряжения;
располагать согласованные конденсаторы вдали от мощных источников тепла.
4.3. Топология логического элемента
На рисунке 4.1. представлена топологическая реализация логического элемента тригера на МОП транзисторах.
Рис. 4.1. Топология тригера
4.4. Проверка правильности разработки топологии имс
Последний из составленных и удовлетворяющий всем требованиям вариант топологии подвергают проверке в такой последовательности. Проверяют соответствие технологическим ограничениям: минимальных расстояний между элементами, принадлежащими одному и разным слоям ИМС; минимальных размеров элементов, принятых в данной технологии, и других технологических, ограничений; наличие фигур совмещения для всех слоев ИМС; размеров контактных площадок для присоединения гибких выводов; расчѐтных размеров элементов их размерам на чертеже топологии; мощности рассеяния резисторов, максимально допустимой удельной мощности рассеяния
(P0=P/SR≈103÷104 МВТ/MM2),
а также обеспечение возможности контроля характеристик элементов ИМС. Разработка документации на комплект фотошаблонов для производства ИМС. Исходя из окончательного и проверочного варианта топологии ИМС, выполняют чертежи слоев схемы, необходимые для создания комплекта фотошаблонов.
После завершения контроля конструкторско-технологических требований программа восстановления электрической схемы преобразует описание топологии в описание электрической схемы в виде таблицы цепей (например, текстовое описание в Spice-формате). Т.е. проводится экстракция электрической схемы из топологии. Одновременно можно проводить экстракцию паразитных элементов. Обычно в программе экстракции есть возможность выбора опций: экстракция только паразитных емкостей, только сопротивлений, сопротивлений и емкостей. Пользователь может комбинировать эти опции в зависимости от сложности схемы, ее функционального назначения. На рисунке 4.2 представлены результаты экстракции из топологии схемы с паразитными емкостями и сопротивлениями.
Рис. 4.2. Результаты экстракции из топологии схемы с паразитными элементами
Затем таблица межсоединений передается в программу верификации логических и электрических схем, где проводится перекрестная проверка описанной схемы на логическом и топологическом уровнях (LVS), а также повторное моделирование и верификация временных параметров. Затем таблица передается в программу контроля электрических проектных норм (ERCконтроль). Эта программа дополнительно использует еще и значения параметров транзисторов, полученные при восстановлении электрической схемы из топологии. В результате ее работы идентифицируются все нераспознанные или неправильно соединенные элементы, а также все нарушения электрических проектных норм.
На рисунке 4.3 показан выходной файл верификации схемы электрической и топологии (LVS), согласно которому проверка прошла успешно.
Рис. 4.3. Результаты верификации схемы электрической и топологии
Если электрическая схема соответствует топологии, отчет будет содержать следующую строку: The net-lists match, если не соответствует: The net-lists failed to match.
Далее составляем конечную схему сдвигового регистра. Результат представлен на рисунке 4.4.
Рис. 4.4. Электрическая схема, разработанная в схемотехническом редакторе Cadence
Последним действием становится составление конечной схемы топологии пятиразрядного сдвигового регистра. Результат представлен на рисунке 4.5.
Рис. 4.5. Топология пятиразрядного сдвигового регистра
После создания схемы были проведены анализы работоспособности схемы которые не выявили проблем. Результаты представлены на рисунке 4.6, 4.7, 4.8.
Рис. 4.6. DRC-анализ
Рис. 4.7. Extract-анализ
Рис. 4.8. LVS-анализ