1.3 Регистр
Регистр — устройство, используемое1 для хранения n-разрядных двоичных данных и выполнения преобразований над ними. Регистр представляет собой упорядоченный набор триггеров, обычно D-, число n которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами. Основой построения регистров являются: D-триггеры, RS-триггеры, JK-триггеры.
Регистры классифицируются по следующим видам:
1)накопительные (регистры памяти, хранения);
2)сдвигающие;
В свою очередь сдвигающие регистры делятся:
по способу ввода-вывода информации:
1)параллельные: запись и считывание информации происходит одновременно на все входы и со всех выходов;
2)последовательные: запись и считывание информации происходит в первый триггер, а та информация, которая была в этом триггере, перезаписывается в следующий — то же самое происходит и с остальными триггерами;
3)комбинированные;
Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо слово сдвигается при поступлении тактового сигнала. Вход и выход последовательные (англ. Data Serial Right, DSR).
Согласно требованиям синхронизации в сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более, логических схем неединичной глубины упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту С1 содержимое основного регистра переписывается в дополнительный, а по такту С2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к однотактному регистру с двухступенчатыми триггерами.
2. Результаты моделирования схемы в статическом и динамическом режимах
Компоновка и редактирование электрической схемы базового логического элемента проводилась в схемотехническом редакторе Cadence (рис. 2.1). Для обеспечения разработки эскиза топологии рекомендуется с самого начала вычертить принципиальную электрическую схему так, чтобы ее выводы были расположены в необходимой последовательности. Каждая линия, пересекающая резистор на принципиальной электрической схеме, будет соответствовать металлизированной дорожке, пересекающей диффузионный резистор по окислу на топологической схеме [4].
Рис. 2.1. Электрическая схема, разработанная в схемотехническом редакторе Cadence
Когда схема подготовлена, необходимо ее проверить. Проверки выявляют только элементарные ошибки (такие как неподключенные пины или висящие связи) и другие случаи, которые могут вызвать проблемы при попытке использовать схему.
Для проверки схемы выбирается команда Check and Save. Результат проверки появится в CIW. Если в схеме нет ошибок, в CIW появится надпись: Schematic check completed with no errors.
Следующим шагом является выполнение моделирования для проверки правильности функционирования схемы и определения параметров. Способ моделирования с использованием тестовой схемы (Test Bench) является наиболее
популярным и позволяет наглядно отображать режимы моделирования схемы.
Результаты моделирования переходных процессов логического цифрового элемента представлены на рисунке 2.2.
Рис. 2.2. Результаты моделирования переходных процессов
По результатам исследования переходных характеристик можно сделать вывод, что схема функционирует правильно, т.е. является сдвигающим тригером. На вход подаются два прямоугольных сигнала с источника vpulse, который находится в библиотеке analoLib, с периодом 0,2 мкс, 0,4 мкс и амплитудой 1,8 В.