Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ДИСКРЕТНАЯ МАТЕМАТИКА ШПОРА НА 5.docx
Скачиваний:
1
Добавлен:
01.07.2025
Размер:
15.2 Mб
Скачать

27. Схемы из функциональных элементов

Схема – это математическая модель вычислителя булевой функции, представляющаяся некоторой функцией, собранной из структурных элементов , каждый из которых вычитает одну из базисных булевых функций.

Математическая схема представляет собой ориентированный граф, вершины которого соответствуют функциональному элементу, а дуги – связям между элементами.

Схемы из функциональных элементов — бесконтурный ориентированный граф, т. е. в котором каждый вход помечен переменной или константой. Если вершина сети помечена f от n переменных, то ее полустепень захода равна n.

При составлении схем должны быть предусмотрены следующие требования:

  1. каждый вход сети помечен некоторой переменной либо константой;

  2. если вершина сети помечена функцией от «n»-переменных, то ее полустепень захода равняется “n” , причем на множестве дуг, захода в эту вершину, задана нумерация, при которой каждая дуга получает номер.

28.Синтез логических схем в произвольном базисе

Любую логическую функцию можно выразить с помощью операций и,или, не. Всякий набор булевых операций, с помощью которого можно представить любую логическую функцию, называется полным набором. Теорема о полноте булевых функций.

Для полноты любого набора булевы операций необходимо и достаточно, чтобы с помощью оператора этого набора можно было построить функцию не и одну из функций и,или. Полная система булевых функций называется базисом, если она перестает быть полной при удалении хотя бы одной из этих функций.

Для синтеза логических схем применяется следующий алгоритм:

1.для заданной булевой функции в базисе и-или-не находится минимальная ДНФ

2.классические связки и-или-не представляются в виде суперпозиции заданного базиса

3.полученные результаты подставляются в полученную на первом этапе минимальную ДНФ

4. строится логическая схема, соответствующая полученному выражению, при этом пунктиром отмечаются стыки блоков, моделированные операции и-или-не в заданном базисе

5. анализируются стыки, устраняются избытки логической схемы на основе закона двойного отрицания.

32. Продолжение.

Наиболее распространенным способом задания автомата является таблица переходов и таблица выходов. На пересечении i-й строки и j-го столбца таблицы переходов указывается то внутренне состояние, в которое автомат перейдет из внутреннего состояния Si (i-я строка) под действием входных сигналов, соответствующих состоянию входа Xj (j-й столбец). Синтез абстрактного автомата заключается в получении таблицы переходов и таблицы выходов или графа. Далее осуществляется структурный синтез, цель которого состоит в построении схемы, реализующей автомат из заданных логических элементов.

29. Разложение Шеннона. Дифференц-ие булевых ф-ий

Булева ф-я , полученная из ф-и f(x1,..,xk,..,xn), фиксир-м переменной xk k=1,n называется. остаточной

f(x1,..,1,..,xn) xk=1 единичная

f(x1,..,0,..,xn) xk=0 нулевая

если ф-я не сущ зависит от «к»-й переменной, то ее остаточные ф-и равны

Теорема Шеннона

f(x1,..,xk,x(k+1),..,xn) представима в виде разложения шеннона по «к» переменным

f(x1,..,xk,x(k+1),..,xn)=V(по всем наборам (Ϭ1,…, Ϭk)

где

Предельное разложение шеннона для k=n имеет следующий вид

f(x1,..,xn)=V ( )

Проиводной «1»го порядка от бул ф-и опред условие, при кот эта ф-я измен значение при переключении переменнной

= )

Производная «к» порядка опр условия , при которых логич ф-я измен значение при одноврем измен значен переенных х1,х2,..,хк

32. Модель цифрового автомата

Сост каналов обратной связи будем называть внутренними сост автомата.

τ-время перех автом из 1го сост в другое

τ=конст

если время зав от времени обр сигнала вектора х, то такие автом назыв асинхронными

число внутренних сост автомата называется объемом внутренней памяти

Три этапа проектирования:

1)системный

2)логический

3)технический

1.на сист этапе формируются требования и структурные схемы

2. на этом этапе синтез все логич схемы всех блоков проектируемого устройства

3.строятся эл.схемы устр-в и гот-ся технич документация

y=ϕ(x,z(+))

z(+)(τ)=z(-)(τ-1) – сигналы задерживаются на один такт

z(-)=ψ(x,z(-))

построение ф-й ϕ и ψ явл этапом построения автоматного оператора

Построение авт опер:

1)алгоритмический

2)абстрактный

3)кодир внутр сост автомата