- •Э. Таненбаум
- •Глава 2. Организация компьютерных систем 56
- •Глава 3. Цифровой логический уровень 139
- •Глава 4. Микроархитектурный уровень 230
- •Глава 5. Уровень архитектуры команд 334
- •Глава 6. Уровень операционной системы 437
- •Глава 7. Уровень языка ассемблера 517
- •Глава 8. Архитектуры компьютеров параллельного
- •Глава 9. Библиография 647
- •Глава 8 (архитектура компьютеров параллельного действия) полностью изменена. В ней подробно описываются мультипроцессоры (uma, numa и сома) и мультикомпьютеры (мрр и cow).
- •Глава 1
- •Глава 2 знакомит читателей с основными компонентами компьютера: процессорами, памятью, устройствами ввода-вывода. В ней дается краткое описание системной архитектуры и введение к следующим главам.
- •Глава 2
- •Центральный процессор Центральный процессор
- •12 Битов б
- •24 Входные линии
- •50 Входных линий
- •Глава 4
- •Старший бит
- •Блок выборки команд
- •Сигналы управления
- •Глава 5
- •Intel ia-64
- •Глава 6
- •Глава 7
- •3. Сведения о том, можно ли получить доступ к символу извне процедуры.
- •Глава 8
- •64 Элемента на каждый регистр
- •Intel/Sandia Option Red
- •00 Процессор 2
- •Глава 9
- •4. Mazidi and Mazidi, The 80x86ibm pc and Compatible Computers, 2nd ed.
- •5. McKee et al., Smarter Memory: ImprovingBandwidthforStreamed References.
- •4. McKusick et al., Design and Implementation ofthe 4.4bsd Operating System.
- •3. Hill, Multiprocessors Should Support Simple Memory-Consistency Models.
- •Ieee Scalable Coherent Interface Working Group, ieee, 1989.
- •Ieee Micro Magazine, vol. 18, p. 60-75, July/Aug. 1998b.
- •3Rd ed., Reading, ma: Addison-Wesley, 1998.
- •1988 Int'l. Conf. On Parallel Proc. (Vol. 11), ieee, p. 94-101, 1988.
- •Implementation of the 4.4 bsd Operating System», Reading, ma: Addison-Wesley, 1996.
- •In Shared Memory Multiprocessing», ieee Computer Magazine, vol. 30, p. 4450, Dec. 1997.
- •78Jan.-March 1999.
- •0 123456789Abcdef
- •I и Ijmii him
- •Э. Таненбаум
3Rd ed., Reading, ma: Addison-Wesley, 1998.
76. Kontothanassis, L.,Hunt, G, Stets, R.,Hardavellas, N, Cierniad, M, Parthasarathy, S,
Meira, W., Dwarkadas, S., and Scott, M.VM-Based Shared Memory on Low Latency Remote Memory Access Networks, Proc. 24th Ann. Int'l. Symp. on Computer Arch., ACM, p. 157-169,1997.
77. Кот, D. «Porting UNIX to Windows NT», Proc. Winter 1997 USENIX Conf.,
p. 43-57,1997.
Kumar, V. P., andReddy, S. M. «Augmented Shuffle-Exchange Multistage Interconnection Networks», IEEE Computer Magazine, vol. 20, p. 30-40, June 1987.
Lamport, L. «How to Make a Multiprocessor Computer That Correctly Executes Multiprocess Programs», IEEE Trans, on Computers, vol. C-28, p. 690-691, Sept.
1979.
80. LaRowe, R. P., and Ellis, C. S. «Experimental Comparison of Memory Manage- ment Policies for NUMA Multiprocessors^ ACM Trans, on Computer Systems, vol. 9, p. 319-363, Nov. 1991.
81.Lenoski,D.,LaudonJ.,Gharachorloo, K, Weber, W. -D,Gupta, A.,HennessyJ., Horowitz, M., andLam, M. «The Stanford Dash Multiprocessor^ IEEE Computer Magazine, vol. 25, p. 63-79, March 1992.
82. Li, K. «IVY: A Shared Virtual Memory System for Parallel Computing», Proc.
1988 Int'l. Conf. On Parallel Proc. (Vol. 11), ieee, p. 94-101, 1988.
Li, K., andHudak, P. «Memory Coherence in Shared Virtual Memory Systems», ACM Trans, on Computer Systems, vol. 7, p. 321-359, Nov. 1989.
Li, K., andHudak, P. «Memory Coherence in Shared Virtual Memory Systems»,
Proc. 5th Ann. ACM Symp. on Prin. of Distr. Computing, ACM, p. 229-239, 1986.
85. Lindholm, Т., and Yellin, F. The Java Virtual Machine Specification, Reading, MA:
Addison-Wesley, 1997.
86. Loshin, D. High Performance Computing Demystified, Cambridge, MA: AP Prof.,
1994.
87. Lu, H., Cox, A. L, Dwarkadas, S., Rajamony, R., and Zwaenepoel, W. «Software Distributed Shared Memory Support for Irregular Applications», Proc. 6th Conf.
on Prin. and Practice of Parallel Progr., p. 48-56, June 1997.
88. Lukasiewicz, J. Aristotle's Syllogistic, 2nd ed., Oxford: Oxford University Press,
1958.
89. Мапо, М. М, andKime, С. R. Logic and Computer Design Fundamentals, Upper
Saddle River, NJ: Prentice Hall, 1997.
90. Martin, R. P., Vahdat, A. M, Culler, D. E., and Anderson, Т. Е. «Effects of Com-
munication Latency, Overhead, and Bandwidth in a Cluster Architecture^ Proc. 24th Ann. Int'l. Symp. on Computer Arch., ACM, p. 85-97,1997.
91. Mazidi, M. A., andMazidiJ. G. The 80x86 IBM PC and Compatible Computers, 2nd ed., Upper Saddle River, NJ: Prentice Hall, 1998.
92. McGhan, H. and OconnorJ. M. «picojava: A Direct Execution Engine for Java Bytecode», IEEE Computer Magazine, vol. 31., Oct. 1998.
93. McKee,S.A.,Klenke,R.#., Wright,K.L, Wulf W.A,Saunas,M.H,AylorJ.H,
and Batson, A. P. «Smarter Memory: Improving Bandwidth for Streamed References», IEEE Computer Magazine, vol. 31, p. 54-63, July 1998.
94. McKusick, M. K., Bostic, K, Karels, M, andQuartermanJ. S. «The Design and