- •Э. Таненбаум
- •Глава 2. Организация компьютерных систем 56
- •Глава 3. Цифровой логический уровень 139
- •Глава 4. Микроархитектурный уровень 230
- •Глава 5. Уровень архитектуры команд 334
- •Глава 6. Уровень операционной системы 437
- •Глава 7. Уровень языка ассемблера 517
- •Глава 8. Архитектуры компьютеров параллельного
- •Глава 9. Библиография 647
- •Глава 8 (архитектура компьютеров параллельного действия) полностью изменена. В ней подробно описываются мультипроцессоры (uma, numa и сома) и мультикомпьютеры (мрр и cow).
- •Глава 1
- •Глава 2 знакомит читателей с основными компонентами компьютера: процессорами, памятью, устройствами ввода-вывода. В ней дается краткое описание системной архитектуры и введение к следующим главам.
- •Глава 2
- •Центральный процессор Центральный процессор
- •12 Битов б
- •24 Входные линии
- •50 Входных линий
- •Глава 4
- •Старший бит
- •Блок выборки команд
- •Сигналы управления
- •Глава 5
- •Intel ia-64
- •Глава 6
- •Глава 7
- •3. Сведения о том, можно ли получить доступ к символу извне процедуры.
- •Глава 8
- •64 Элемента на каждый регистр
- •Intel/Sandia Option Red
- •00 Процессор 2
- •Глава 9
- •4. Mazidi and Mazidi, The 80x86ibm pc and Compatible Computers, 2nd ed.
- •5. McKee et al., Smarter Memory: ImprovingBandwidthforStreamed References.
- •4. McKusick et al., Design and Implementation ofthe 4.4bsd Operating System.
- •3. Hill, Multiprocessors Should Support Simple Memory-Consistency Models.
- •Ieee Scalable Coherent Interface Working Group, ieee, 1989.
- •Ieee Micro Magazine, vol. 18, p. 60-75, July/Aug. 1998b.
- •3Rd ed., Reading, ma: Addison-Wesley, 1998.
- •1988 Int'l. Conf. On Parallel Proc. (Vol. 11), ieee, p. 94-101, 1988.
- •Implementation of the 4.4 bsd Operating System», Reading, ma: Addison-Wesley, 1996.
- •In Shared Memory Multiprocessing», ieee Computer Magazine, vol. 30, p. 4450, Dec. 1997.
- •78Jan.-March 1999.
- •0 123456789Abcdef
- •I и Ijmii him
- •Э. Таненбаум
Глава 5. Уровень архитектуры команд 334
Общий обзор уровня архитектуры команд 336
Свойства уровня команд 336
Модели памяти 338
Регистры 340
Команды 342
Общий обзор уровня команд машины Pentium II 342
Общий обзор уровня команд системы UltraSPARC II 345
Общий обзор виртуальной машины Java 348
Типы данных 349
Числовые типы данных 350
Нечисловые типы данных 351
Типы данных процессора Pentium II 351
Типы данных машины UltraSPARC II 352
Типы данных виртуальной машины Java 352
Форматы команд 353
Критерии разработки для форматов команд 354
Расширение кода операций 356
Форматы команд процессора Pentium II 358
Форматы команд процессора UltraSPARC II 360
Форматы командЛУМ 361
Адресация 364
Способы адресации 365
Непосредственная адресация 365
Прямая адресация 366
Регистровая адресация 366
Косвенная регистровая адресация 366
Индексная адресация 367
Относительная индексная адресация 369
Стековая адресация 369
Способы адресации для команд перехода 372
Ортогональность кодов операций и способов адресации 373
Способы адресации процессора Pentium II 375
Способы адресации процессора UltraSPARC II 377
Способы адресации машины JVM 377
Сравнение способов адресации 378
Типы команд 379
Команды перемещения данных 379
Бинарные операции 380
Унарные операции 381
Сравнения и условные переходы 383
Команды вызова процедур 385
Управление циклом 385
Команды ввода-вывода 386
Команды процессора Pentium И 390
Команды UltraSPARC II 394
Команды компьютера picoJava II 397
Сравнение наборов команд 403
Поток управления 404
Последовательный поток управления и переходы 404
Процедуры 405
Сопрограммы 410
Ловушки 412
Прерывания 413
Ханойская башня 417
Решение задачи «Ханойская башня» на ассемблере Pentium II 418
Решение задачи «Ханойская башня» на ассемблере UltraSPARC II 419
Решение задачи «Ханойская башня» на ассемблере для JVM 421
Intel IA-64 423
Проблема с Pentium II 423
Модель IA-64: открытое параллельное выполнение команд 425
Предикация 426
Спекулятивная загрузка 429
Проверка в реальных условиях 430
Краткое содержание главы 430
Вопросы и задания 431
Глава 6. Уровень операционной системы 437
Виртуальная память 438
Страничная организация памяти 439
Реализация страничной организации памяти 441
Вызов страниц по требованию и рабочее множество 444
Политика замещения страниц 445
Размер страниц и фрагментация 448
Сегментация 449
Как реализуется сегментация 452
Виртуальная память в процессоре Pentium II 455
Виртуальная память UltraSPARC II 460
Виртуальная память и кэширование 463
Виртуальные команды ввода-вывода 463
Файлы 464
Реализация виртуальных команд ввода-вывода 465
Команды управления директориями 469
Виртуальные команды для параллельной обработки 470
Формирование процесса 471
Состояние гонок 472
Синхронизация процесса с использованием семафоров 476
Примеры операционных систем 479
Введение 480
Примеры виртуальной памяти 489
Примеры виртуального ввода-вывода 493
Примеры управления процессами 504
Краткое содержание главы 510
Вопросы и задания 511
Глава 7. Уровень языка ассемблера 517
Введение в язык ассемблера 518
Что такое язык ассемблера? 518
Зачем нужен язык ассемблера? 519
Формат оператора в языке ассемблера 521
Директивы 524
Макросы 527
Макроопределение, макровызов и макрорасширение 527
Макросы с параметрами 529
Расширенные возможности 530
Реализация макросредств в ассемблере 530
Процесс ассемблирования 531
Двухпроходной ассемблер 531
Первый проход 532
Второй проход 536
Таблица символов 537
Связывание и загрузка 538
Задачи компоновщика 540
Структура объектного модуля 543
Время принятия решения и динамическое перераспределение памяти 545
Динамическое связывание 547
Краткое содержание главы 551
Вопросы и задания 552
