- •1. Понятие логической переменной и логической функции. Основные логические соотношения и операции над одной и двумя переменными. Закон Де Моргана.
- •2.Правила и законы Булевой алгебры
- •3. Реализация основных логических операций и, или, не на базе логических элементов и-не, или-не.
- •9. Мажоритарный элемент: схемная реализация на базовых логич. Элементах.
- •10. Цифровой компаратор: таблица переключений, схемная реализация.
- •11. Суммирование двоичных чисел с учетом переноса из младшего разряда. Описание процесса, реализация на базовых логических элементах.
- •12. Дешифраторы: таблица переключений и реализация дешифратора 2х4 на элементах и-не. Дешифраторы-демультиплексоры.
- •13. Мультиплексоры: логическая функция мультиплексора 4х1, реализация на элементах и-не.
- •14. Постоянное запоминающее устройство: назначение, типы. Схемная реализация пзу с пережиганием металлических перемычек.
- •15. Асинхронный rs-тpиггеp, реализация на базовых логических элементах и-не, или-не. Rs-тpиггеp для подавления дребезга контактов.
- •16. Статический синхронный rs-тpиггеp. Статический синхронный d-тpиггеp. Rs-тpиггеp типа ms: особенности работы, реализация на синхронных rs-тpиггеpах.
- •Динамический синхронный
- •19. Асинхронные счетчики-делители частоты на динамических триггерах. Организация модуля счета асинхронного счетчика не равного степени 2.Достоинства, недостатки. Асинхронный 3-х разрядный
- •20. Синхронные счетчики-делители частоты на jk-тpиггеpах. Hаpащивание синхронных счетчиков. Достоинстива, недостатки.
- •21. Реверсивные двоичные счетчики: схемная реализация, особенности работы.
- •22. Регистры сдвига: назначение, схемная реализация на d-тpиггеpах.
- •23. Оперативное запоминающее устройство: назначение, реализация триггерной схемы.
- •24. Цифро-аналоговый преобразователь: схема с матрицей сопротивлений r-2r-4r-8r. Достоинства, недостатки.
- •25. Цифро-аналоговый преобразователь: схема с матрицей сопротивлений r-2r. Достоинства.
- •26. Аналого-цифровые преобразователи: назначение, ошибки преобразования, способы уменьшения динамических ошибок преобразования. Виды ацп, сравнительная оценка.
- •27. Параллельный ацп: схема, достоинства, недостатки.
- •28. Ацп поразрядного уравновешивания: схема, достоинства, недостатки.
- •29. Ацп последовательного счета с предварительным преобразованием напряжения во временной интервал: схема, работа, достоинства, недостатки.
- •30. Метод двойного интегрирования в ацп последовательного счета.
- •31. Следящий ацп последовательного счета: схема, работа, достоинства,
- •32.Счетчик Джонсона.
- •33. Делители с переменным коэффициентом деления.
9. Мажоритарный элемент: схемная реализация на базовых логич. Элементах.
Для достоверности передачи и воспроизведения информации часто применяют метод дублирования каналов, при этом на приемной стороне решением о том, какой символ был передан, принимается методом голосования (количество каналов должно быть нечетным).
х1 |
х2 |
х3 |
у |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
x1
x2
x1*x2
x3 x2*x3 y
x1*x3
x1
x2
x3 y
x1 1 x1
x2 y x1 y`=x1+x2 x2 y`=x1*x2
x3 x3 0
10. Цифровой компаратор: таблица переключений, схемная реализация.
Устройство, предназначенное для сравнения двух кодов, и позволяющее сформировать три сигнала (a=b, a<b, a>b) называется компаратор.
a |
B |
Ya=b |
Ya>b |
Ya<b |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
Рисунок – Схема и условное изображение компаратора
Сравнение двух многоразрядных чисел начинают с самого старшего разряда. К сравнению более младших приступают только в том случае, если коды в старших разрядах совпадают. Для наращивания разрядности сравниваемых кодов в стандартных n-разрядных схемах предусматриваются одноименные входы (=, <, >) соединяемые с соответствующими выходами более старших схем сравнения.
