- •Схемотехніка еом
- •Мелітополь–2010
- •Розділ 1. Арифметичні основи схемотехніки еом
- •1.1 Системи числення і поняття коду
- •1.2 Перетворення чисел з однієї позиційної системи в іншу
- •1.3 Форма представлення чисел з плаваючою комою
- •1.4 Кодування від’ємних чисел
- •1.5 Арифметичні операції додавання і віднімання
- •1.6 Арифметичні операції множення і ділення
- •Контрольні питання
- •Вправи і завдання
- •Розділ 2. Логічні основи еом
- •2.1 Алгебра логіки (ал)
- •2.2 Теорема Шеннона
- •2.3 Мінімізація булевих функцій
- •Контрольні питання
- •Вправи і завдання
- •Розділ 3. Типові функціональні вузли схемотехніки еом
- •3.1 Дешифратори і шифратори
- •3.1.1 Загальна характеристика дешифраторів
- •3.1.2 Лінійний дешифратор
- •3.1.3 Загальна характеристика шифраторів
- •3.1.4. Пріоритетний шифратор на три входи
- •Логіку роботи пріоритетного шифратора на три входи представлено в табл. 3.3
- •Контрольні питання
- •Завдання підготовки для виконання роботи на комп'ютері
- •Дослідження дешифраторів та шифраторів на комп'ютері
- •Вправи і завдання
- •3.2 Мультиплексори і демультиплексори
- •3.2.1 Загальна характеристика мультиплексорів
- •3.2.2 Каскадування мультиплексорів
- •3.2.3 Загальна характеристика демультиплексорів
- •3.2.4 Демультиплексор на чотири входи
- •Контрольні питання
- •Вправи і завдання
- •3.3 Схеми порівняння і контролю
- •3.3.1 Загальна характеристика схем порівняння
- •3.3.2 Схеми порівняння двійкових слів а і в
- •3.3.3 Схеми порівняння двох слів "на більше"
- •3.3.4 Загальна характеристика схем контролю парності
- •Контрольні питання
- •3.4 Перетворювачі кодів
- •3.4.2 Перетворювач прямого коду в обернений
- •3.4.3 Перетворювач прямого коду в доповняльний код
- •3.4.4 Перетворювач прямого коду в код Грея
- •Контрольні питання
- •3.5 Двійкові суматори
- •3.5.1 Загальна характеристика суматорів
- •3.5.2 Однорозрядні суматори
- •3.5.3 Послідовний багаторозрядний суматор
- •3.5.4 Паралельні багаторозрядні суматори
- •3.5.5 Двійково-десяткові суматори
- •Контрольні питання
- •Розділ 4. Вузли з пам'яттю
- •4.1 Лічильники
- •4.1.1 Загальна характеристика лічильників
- •4.1.2 Двійкові підсумовувальні та віднімальні лічильники
- •Двійкові реверсивні лічильники
- •Двійково-десяткові лічильники
- •Контрольні питання
- •Вправи і завдання
- •4.2 Регістри
- •4.2.1 Загальна характеристика регістрів
- •4.2.2 Установлювальні мікрооперації.
- •4.2.3 Записування інформації
- •4.2.4 Зчитування інформації
- •4.2.5 Логічні мікрооперації в регістрах
- •4.2.6 Мікрооперації зсуву
- •Контрольні питання
- •Логічні мікрооперації в регістрах.
- •Завдання підготовки до роботи на комп'ютері
- •Порядок виконання роботи на комп'ютері
- •5.1 Класифікація арифметико-логічних пристроїв
- •5.2 Мови описання операційних пристроїв
- •5.3 Пристрої керування
- •5.4 Центральний пристрій керування
- •Контрольні питання
- •Розділ 6. Електронна пам'ять комп'ютерів
- •6.1 Загальна характеристика пам'яті
- •6.1.2. Класифікація електронної пам'яті
- •6.1.3 Основні параметри пам'яті
- •6.2 Динамічна пам'ять
- •6.2.1 Схема динамічного запам'ятовувального пристрою
- •6.2.2 Регенерація динамічної пам'яті
- •Не дивлячись на те, що sdram до цих пір застосовується, її все більше витісняють з комп'ютерного ринку оперативної пам'яті дві інші технології – ddr sdram і dr dram.
- •6.2.3 Модулі динамічної пам'яті
- •6.2.4 Віртуальна пам'ять
- •6.3 Статичні запам'ятовувальні пристрої
- •6.3.1 Загальна характеристика статичних запамятовувальних пристроїв
- •6.3.2 Різновиди статичної пам'яті
- •6.4 Пам'ять для довготривалого зберігання (пзп, nvram)
- •6.5 Мікросхеми постійних запамятовувальних пристроїв
- •6.5.1 Мікросхеми програмованих постійних запамятовувальних пристроїв
- •6.5.2 Мікросхеми рпзп-ес на мнон-транзисторах
- •6.5.3 Мікросхеми рпзпу на лізмон-транзисторах
- •6.6 Флеш-пам'ять
- •6.6.1 Мікросхема файлової флеш-пам'яті 28f008sa
- •6.6.2 Пам'ять типу Strata Flash
- •6.7 Програмувальні логічні інтегральні схеми (пліс)
- •6.7.1 Загальні відомості про пліс
- •6.7.2 Область застосування пліс
- •6.7.3 Прості й складні програмувальні логічні пристрої (плп)
- •6.7.4 Програмувальні логічні матриці (плм)
- •6.7.5 Програмувальні матриці pal і gal
- •6.7.6 Складні плп
- •Контрольні питання
- •Область застосування пліс.
- •7.1 Параметри процесорів
- •7.2 Властивості процесорів
- •7.3 Режими роботи процесорів
- •7.3.1 Реальний режим
- •7.3.2 Захищений режим
- •7.3.3 Віртуальний реальний режим
- •7.4 Архітектура мікропроцесорів
- •7.5 Програмно керований обмін інформацією
- •7.6 Однокристальні восьмирозрядні мікропроцесори
- •7.6.1 Загальна характеристика мікропроцесора к1821вм85а
- •7.6.2Структура мікропроцесора вм85
- •7.6.3 Формати команд і даних. Способи адресації
- •7.6.4 Система команд мікропроцесора вм85. Загальна характеристика
- •7.6.5 Команди пересилання
- •7.6.6 Команди арифметичних операцій мікропроцесора вм85
- •7.6.7 Команди логічних операцій мікропроцесора вм85
- •7.6.8 Команди керування введенням - виведенням, стеком і станами мікропроцесора вм85
- •7.7 Однокристальні шістнадцятирозрядні мікропроцесори
- •7.7.1 Загальна характеристика мікропроцесора к1810вм86а
- •7.7.2 Функції арифметико-логічного пристрою
- •7.7.3 Пристрій керування і синхронізації
- •7.7.4 Система команд мікропроцесора вм86
- •7.8 Арифметичний співпроцесор к1810вм87
- •7.9 Суперскалярні 32-розрядні мікропроцесори із cisc -архітектурою
- •7.9.1 Узагальнена характеристика суперскалярних cisc-мікропроцесорів
- •7.10 Структура мікропроцесора Pentium
- •7.11 Суперскалярні мікропроцесори з risc-архиітектурою
- •7.12 Архітектура power
- •7.13 Покоління процесорів
- •Предметний покажчик
- •Динамічна пам'ять 109 Довжина 12
- •Елемент пам'яті 108
- •Непозиційна система числення 8
- •Центральний пристрій управління 99
- •Список літератури
Не дивлячись на те, що sdram до цих пір застосовується, її все більше витісняють з комп'ютерного ринку оперативної пам'яті дві інші технології – ddr sdram і dr dram.
Пам'ять DDR SDRAM (Dual Data Rate – подвоєна швидкість даних) є наступним кроком на шляху подальшого розвитку пристроїв для роботи з пам'яттю. За багатьма параметрами і способами виготовлення вона мало відрізняється від звичайної пам'яті SDRAM.
Та ж синхронізація шини пам'яті з системною шиною, практично те ж виробниче устаткування і енергоспоживання, що майже не відрізняється від SDRAM і практично та ж площа чіпа, яка більше на декілька відсотків. Це дозволило відразу без значних матеріальних і тимчасових затримок створити нову швидкодіючу пам'ять, причому за ціною, SDRAM, що мало відрізняється від звичайної пам'яті (DDR SDRAM іноді називають SDRAM-II).
Як і виходить з назви, у мікросхем DDR SDRAM дані усередині пакету передаються з подвоєною швидкістю - вони перемикаються по обох фронтах синхроімпульсів (рис. 6.8). На частоті 100 Мгц DDR SDRAM має пікову продуктивність 200 Мбіт/пін, що у складі 8-байтных модулів DIMM дає продуктивність 1600 Мбайт/с. На високих тактових частотах (100 - 133 Мгц) подвійна синхронізація пред'являє дуже високі вимоги до точності тимчасових діаграм. У мікросхемі DDR-II SDRAM обмін йде на чотирикратній частоті синхронізації. В даний час на ринку знаходить свою реалізацію мікросхема DDR-III SDRAM.
Інтерфейс DDR SDRAM дуже відрізняється від звичайної пам'яті SDRAM. Можливість використання цих типів пам'яті визначається чіпсетом системної плати.
Пам'ять RDRAM (Rambus DRAM) було розроблено невеликою дослідницькою фірмою Rambus. Вона має синхронний інтерфейс, істотним чином що відрізняється від традиційного синхронного інтерфейсу. Ядро цієї пам'яті побудоване на все тих же КМОН – елементах динамічної пам'яті, але шляхи підвищення продуктивності інтерфейсу абсолютно інші.
Перші мікросхеми RDRAM застосовувалися в деяких моделях відеокарт і ігрових приставках Nintendo 64. Їхній інтерфейс Rambus Channel мав розрядність шини даних в 1 байт і, працюючи на частоті 250-300 Мгц, забезпечував продуктивність 500-600 Мбайт/с. Його змінив CRDRAM (Concurrent RDRAM) з частотами 300-350 Мгц і продуктивністю 600-700 Мбайт/с. Починаючи з 1999 року, фірма Intel, уклавши договір на 2 роки з фірмою Rambus, почали просувати на ринок принципово новий тип пам'яті – DR DRAM (Direct Rambus DRAM), що забезпечує продуктивність до 2100 Мбайт/с на 16-бітовій шині даних при частоті 533(4х133) Мгц в режимі DDR.
Ідея архітектури пам'яті з віртуальними каналами VC DRAM (Virtual Channel Memory Architecture, не плутати з віртуальною пам'яттю) полягає в розміщенні набору канальних буферів між масивом запам'ятовувальних комірок і зовнішнім інтерфейсом мікросхеми пам'яті.
При цьому операції обміну даними розділяються на два процеси: «фасадний» обмін даними з каналами і «тиловий» обмін між каналами і масивом запам'ятовувальних комірок. Обидва процеси виконуються за командами з боку зовнішнього інтерфейсу, майже незалежно один від одного.
Архітектура віртуальних каналів застосовна до пам'яті будь-якого типу, включаючи ПЗП і флеш-пам'ять, але найцікавіша вона в додатку до динамічної пам'яті – VC DRAM. Саме її мають на увазі під абревіатурою VCM (Virtual-Channel Memory). Назва Virtual Channel є зареєстрованою торгівельною маркою фірми NEC.
