- •Схемотехніка еом
- •Мелітополь–2010
- •Розділ 1. Арифметичні основи схемотехніки еом
- •1.1 Системи числення і поняття коду
- •1.2 Перетворення чисел з однієї позиційної системи в іншу
- •1.3 Форма представлення чисел з плаваючою комою
- •1.4 Кодування від’ємних чисел
- •1.5 Арифметичні операції додавання і віднімання
- •1.6 Арифметичні операції множення і ділення
- •Контрольні питання
- •Вправи і завдання
- •Розділ 2. Логічні основи еом
- •2.1 Алгебра логіки (ал)
- •2.2 Теорема Шеннона
- •2.3 Мінімізація булевих функцій
- •Контрольні питання
- •Вправи і завдання
- •Розділ 3. Типові функціональні вузли схемотехніки еом
- •3.1 Дешифратори і шифратори
- •3.1.1 Загальна характеристика дешифраторів
- •3.1.2 Лінійний дешифратор
- •3.1.3 Загальна характеристика шифраторів
- •3.1.4. Пріоритетний шифратор на три входи
- •Логіку роботи пріоритетного шифратора на три входи представлено в табл. 3.3
- •Контрольні питання
- •Завдання підготовки для виконання роботи на комп'ютері
- •Дослідження дешифраторів та шифраторів на комп'ютері
- •Вправи і завдання
- •3.2 Мультиплексори і демультиплексори
- •3.2.1 Загальна характеристика мультиплексорів
- •3.2.2 Каскадування мультиплексорів
- •3.2.3 Загальна характеристика демультиплексорів
- •3.2.4 Демультиплексор на чотири входи
- •Контрольні питання
- •Вправи і завдання
- •3.3 Схеми порівняння і контролю
- •3.3.1 Загальна характеристика схем порівняння
- •3.3.2 Схеми порівняння двійкових слів а і в
- •3.3.3 Схеми порівняння двох слів "на більше"
- •3.3.4 Загальна характеристика схем контролю парності
- •Контрольні питання
- •3.4 Перетворювачі кодів
- •3.4.2 Перетворювач прямого коду в обернений
- •3.4.3 Перетворювач прямого коду в доповняльний код
- •3.4.4 Перетворювач прямого коду в код Грея
- •Контрольні питання
- •3.5 Двійкові суматори
- •3.5.1 Загальна характеристика суматорів
- •3.5.2 Однорозрядні суматори
- •3.5.3 Послідовний багаторозрядний суматор
- •3.5.4 Паралельні багаторозрядні суматори
- •3.5.5 Двійково-десяткові суматори
- •Контрольні питання
- •Розділ 4. Вузли з пам'яттю
- •4.1 Лічильники
- •4.1.1 Загальна характеристика лічильників
- •4.1.2 Двійкові підсумовувальні та віднімальні лічильники
- •Двійкові реверсивні лічильники
- •Двійково-десяткові лічильники
- •Контрольні питання
- •Вправи і завдання
- •4.2 Регістри
- •4.2.1 Загальна характеристика регістрів
- •4.2.2 Установлювальні мікрооперації.
- •4.2.3 Записування інформації
- •4.2.4 Зчитування інформації
- •4.2.5 Логічні мікрооперації в регістрах
- •4.2.6 Мікрооперації зсуву
- •Контрольні питання
- •Логічні мікрооперації в регістрах.
- •Завдання підготовки до роботи на комп'ютері
- •Порядок виконання роботи на комп'ютері
- •5.1 Класифікація арифметико-логічних пристроїв
- •5.2 Мови описання операційних пристроїв
- •5.3 Пристрої керування
- •5.4 Центральний пристрій керування
- •Контрольні питання
- •Розділ 6. Електронна пам'ять комп'ютерів
- •6.1 Загальна характеристика пам'яті
- •6.1.2. Класифікація електронної пам'яті
- •6.1.3 Основні параметри пам'яті
- •6.2 Динамічна пам'ять
- •6.2.1 Схема динамічного запам'ятовувального пристрою
- •6.2.2 Регенерація динамічної пам'яті
- •Не дивлячись на те, що sdram до цих пір застосовується, її все більше витісняють з комп'ютерного ринку оперативної пам'яті дві інші технології – ddr sdram і dr dram.
- •6.2.3 Модулі динамічної пам'яті
- •6.2.4 Віртуальна пам'ять
- •6.3 Статичні запам'ятовувальні пристрої
- •6.3.1 Загальна характеристика статичних запамятовувальних пристроїв
- •6.3.2 Різновиди статичної пам'яті
- •6.4 Пам'ять для довготривалого зберігання (пзп, nvram)
- •6.5 Мікросхеми постійних запамятовувальних пристроїв
- •6.5.1 Мікросхеми програмованих постійних запамятовувальних пристроїв
- •6.5.2 Мікросхеми рпзп-ес на мнон-транзисторах
- •6.5.3 Мікросхеми рпзпу на лізмон-транзисторах
- •6.6 Флеш-пам'ять
- •6.6.1 Мікросхема файлової флеш-пам'яті 28f008sa
- •6.6.2 Пам'ять типу Strata Flash
- •6.7 Програмувальні логічні інтегральні схеми (пліс)
- •6.7.1 Загальні відомості про пліс
- •6.7.2 Область застосування пліс
- •6.7.3 Прості й складні програмувальні логічні пристрої (плп)
- •6.7.4 Програмувальні логічні матриці (плм)
- •6.7.5 Програмувальні матриці pal і gal
- •6.7.6 Складні плп
- •Контрольні питання
- •Область застосування пліс.
- •7.1 Параметри процесорів
- •7.2 Властивості процесорів
- •7.3 Режими роботи процесорів
- •7.3.1 Реальний режим
- •7.3.2 Захищений режим
- •7.3.3 Віртуальний реальний режим
- •7.4 Архітектура мікропроцесорів
- •7.5 Програмно керований обмін інформацією
- •7.6 Однокристальні восьмирозрядні мікропроцесори
- •7.6.1 Загальна характеристика мікропроцесора к1821вм85а
- •7.6.2Структура мікропроцесора вм85
- •7.6.3 Формати команд і даних. Способи адресації
- •7.6.4 Система команд мікропроцесора вм85. Загальна характеристика
- •7.6.5 Команди пересилання
- •7.6.6 Команди арифметичних операцій мікропроцесора вм85
- •7.6.7 Команди логічних операцій мікропроцесора вм85
- •7.6.8 Команди керування введенням - виведенням, стеком і станами мікропроцесора вм85
- •7.7 Однокристальні шістнадцятирозрядні мікропроцесори
- •7.7.1 Загальна характеристика мікропроцесора к1810вм86а
- •7.7.2 Функції арифметико-логічного пристрою
- •7.7.3 Пристрій керування і синхронізації
- •7.7.4 Система команд мікропроцесора вм86
- •7.8 Арифметичний співпроцесор к1810вм87
- •7.9 Суперскалярні 32-розрядні мікропроцесори із cisc -архітектурою
- •7.9.1 Узагальнена характеристика суперскалярних cisc-мікропроцесорів
- •7.10 Структура мікропроцесора Pentium
- •7.11 Суперскалярні мікропроцесори з risc-архиітектурою
- •7.12 Архітектура power
- •7.13 Покоління процесорів
- •Предметний покажчик
- •Динамічна пам'ять 109 Довжина 12
- •Елемент пам'яті 108
- •Непозиційна система числення 8
- •Центральний пристрій управління 99
- •Список літератури
1.2 Перетворення чисел з однієї позиційної системи в іншу
Для перетворення цілого числа з однієї системи числення в іншу необхідно поділити число, що перетворюють, на основу нової системи за правилами початкової системи. Отримана перша остача є значенням молодшого розряду в новій системі, а першу частку необхідно знову ділити. Цей процес продовжується до отримання неподільної частки. Результат записують у порядку, оберненому їхньому отриманню.
Для перетворення правильного дробу з десяткової системи числення в двійкову (q=2) необхідно, помножити число, що перетворюють, на основу нової системи. Якщо результат буде менше 1, то старшому значущому розряду присвоюється значення 0; якщо більше 1, то присвоюється 1. Результат попередньої операції множення знову помножуємо на q. Відмітимо, що якби результат попередньої операції множення був більше 1, то в даній операції множення брала участь лише його дробова частина. Кроки описаної процедури повторюються до тих пір, поки або результат множення не буде точно рівний 1, або не буде досягнута необхідна точність.
Приклад перетворення десяткового числа 11810 в двійковий код.
115/2 = 57 + остача 1 =а0
57/2 = 28 + остача 1 =а1
28/2 = 14 + остача 0 =а2
14/2 = 7 + остача 0 =а3
7/2 = 3 + остача 1 =а4
3/2 = 1 + остача 1 =а5
1/2 = 0 + остача 1 =а6.
Відповідь: А = 11510 = а6 а5 а4 а3 а2 а1 а0=11100112.
Приклад перетворення правильного десяткового дробу 0,375 у двійкову систему числення:
0,375 × 2 = 0,75 0 – перша цифра результату
0,75 × 2 = 1,5 1– друга цифра результату
0,5 × 2 = 1 1– остання цифра результату.
Після виконання перетворень отримуємо результат 0,37510=0,0112.
Для перетворення змішаних чисел у двійкову систему потрібно окремо перетворювати їх цілу і дробову частини. У записі результату ціла частина перетворення відділяється від дробової комою.
У вісімкових і шістнадцяткових числах основа системи числення кратна степеню двійки: 23=8; 24=16. Тому перетворення цих чисел у двійкові реалізується дуже просто: кожну цифру записують трьома двійковими цифрами (тріадами) для вісімкових чисел і чотирма двійковими цифрами (тетрадами) для шістнадцяткових чисел у напрямку ліворуч і праворуч від коми. При цьому крайніми незначущіми нулями нехтують.
Приклад перетворення двійкового числа 1101111001,11012 у вісімкове:
001 101 111 001 , 110 100 = 1571,648.
1 5 7 1 6 4
Приклад перетворення двійкового числа 11111111011,1001112 у шістнадцяткове, ознакою якої є символ h:
0111 1111 1011 , 1001 1100 =7FB,9C h.
7 F B 9 C
Другий спосіб перетворення чисел з однієї системи числення в іншу проводиться відповідно до виразу (1.1), використовуючи вагові коефіцієнти розрядів. Якщо перетворюване число більше вагового коефіцієнта відповідного розряду, то в даному розряді ставиться 1, якщо менше вагового коефіцієнта, то ставиться 0. Значення вагових коефіцієнтів наведені в табл. 1.2.
Таблиця 1.2. Вагові коефіцієнти при перетворенні чисел з однієї системи числення в іншу
Система числення |
Вагові коефіцієнти розрядів |
||||||
6=q6 |
5=q5 |
4=q4 |
3=q3 |
2=q2 |
1=q1 |
0=q0 |
|
десяткова |
1 000 000 |
100 000 |
10 000 |
1000 |
100 |
10 |
1 |
двійкова |
64 |
32 |
16 |
8 |
4 |
2 |
1 |
вісімкова |
262144 |
32768 |
4096 |
512 |
64 |
8 |
1 |
шістнад-цяткова |
16777216 |
1048576 |
65536 |
4096 |
256 |
16 |
1 |
Приклад перетворення десяткового числа 11810 в двійкове число 11101102 за допомогою вагових коефіцієнтів розрядів:
Номер розряду |
10 |
9 |
8 |
7 |
6 |
5 |
4 |
3 |
2 |
1 |
0 |
Ваговий коефіцієнт |
1024 |
512 |
256 |
128 |
64 |
32 |
16 |
8 |
4 |
2 |
1 |
|
|
|
|
|
1 |
1 |
1 |
0 |
0 |
1 |
1 |
Відповідь:115=64+32+16+2+1
Двійково-десятковий код орієнтований на найбільш зручну для людини десяткову систему числення. При цьому для записування чисел використовуються тільки двійкові цифри 0 і 1. Двійково-десятковий код утворюється заміною кожного десяткового розряду в десятковому числі чотирибітовим двійковим представленням цього розряду.
Приклад утворення двійково-десяткового коду:
0001 1001 1000 0100(D)= 198410
0001 1001 1000 0100.
1 9 8 4
Таким чином, при перетворенні числової інформації з однієї позиційної системи числення в іншу всі дії повинні виконуватися за правилами арифметики початкової системи числення.
Для обробки інформації в комп'ютері зазвичай використовується двійкова система числення. Це пояснюється, зокрема, тим, що для розміщення чисел (операндів) у комп'ютерах застосовуються регістри й елементи пам'яті, що складаються з тригерів або елементів з тригерною характеристикою, які, як відомо, мають два стійкі стани. Одному з цих станів ставиться у відповідність 1, а іншому – 0. Кожному з тригерів відводиться для розміщення найменшої інформаційної одиниці в двійковій системі числення – двійкового розряду, який називається бітом. Вісім біт складають один байт.
Кількість тригерів, тобто двійкових розрядів, у регістрі або елементі пам'яті визначає довжину слова, характерну для даного комп'ютера, а сукупність цих двійкових розрядів називається розрядною сіткою.
Для різних класів комп`ютерів довжина розрядної сітки складає 8, 16, 32, 64 і більше розрядів. Номер розряду такої сітки, відведеної для відображення цілого числа в двійковій системі числення, збігається з відповідним показником степені двійки.
Довжиною числа називається кількість позицій (або розрядів) у записі числа.
Форматом називається спосіб розміщення компонентів числа в розрядній сітці, тобто послідовність і позиції знака, мантиси, порядку та ін.
У комп'ютерах використовують дві форми представлення числа: з фіксованою комою, які розглядали до цього часу і з плаваючою комою.
