- •1.1 Схемотехника. Цифровая схемотехника. Уровни сигналов. Положительная и отрицательная логика.
- •1.2 Счетчики с недвоичным кодированием. Счетчики в коде Грея. Область применения. Общая структура.
- •2.1 Понятие логический элемент. Простейшие логические элементы. Общий принцип построения логических элементов.
- •2.2 Счетчики с произвольным и управляемым модулем счета. Двоично-десятичные счетчики.
- •3.1 Понятие интегральная логическая схема (имс). Маркировка имс. Технология изготовления. Типы логики.
- •3.2Риверсивные счетчики. Общая структура. Принцип работы. Назначение.
- •4.2 Стековое зу. Память типа fifo. Общая структура. Назначение. Принцип работы.
- •5.1 Цифровые узлы. Последовательностные и комбинационные устройства. Общая структура и принцип работы.
- •5.2 Счетчики. Двоично-вычитающие и двоично-суммирующие счетчики. Общая структура. Принцип работы. Область применения.
- •6.1 Комбинационная логика. Этапы синтеза комбинационных автоматов. Методы синтеза.
- •7.1 Дешифраторы. Классификация дешифраторов. Общий принцип работы и область применения. Каскадирование дешифраторов.
- •7.2 Счетчики. Общая характеристика. Классификация. Область применения.
- •8.2 Дешифраторы. Приницп работы. Линейный дешифратор. Внутренняя структура.
- •8.2 Регистры с обратной связью. Генераторы псевдослучайных последовательностей на базе регистров.
- •9.1 Дешифраторы. Назначение и принцип работы. Структура пирамидального дешифратора.
- •9.2 Регистровый файл. Область применения. Общая структура.
- •10.1 Дешифраторы. Назначение и принцип работы. Структура прямоугольного дешифратора.
- •10.2 Регистры последовательного приближения. Область применения. Общая структура
- •11.1 Дешифратор семисегментного кода. Структура. Схема включения.
- •12.1 Комбинационные схемы. Мультиплексоры. Назначение. Структура. Каскадирование мультиплексоров. Мультиплексирование шин..
- •12.2 Универсальный регистр. Реверсивный регистр. Общая структура. Назначение. Универсальные регистры
- •15.2 Последовательный (сдвиговый) регистр. Общая структура. Назначение.
- •16.1 Схема указателя старшей единицы. Назначение. Структура и принцип работы.
- •16.2 Регистры. Классификация регистров. Параллельные регистры. Назначение. Общая структура.
- •17.1 Мультиплексоры. Реализация логических функций мультиплексорами. Построение схем сравнения и преобразователей параллельного кода в псоледовательный.
- •18.1 Демультиплексоры. Реализация логических функций и преобразователей последовательного кода в параллельный на демультиплексорах.
- •18.2 Счетные триггеры.Применения.Jk-триггеры.T-триггер.Структура.Синтез.
- •19.1 Схемы контроля четности. Назначение. Структура. Бит паритета. Контроль четности.
- •19.2 Запоминающие устройства. Основные сведения, система параметров и классификация. Характеристики запоминающих устройств.
- •20.1 Мажоритарные элементы. Область применения. Структура.
- •20.2 Триггеры. Rs-триггер. Приоритетный rs-триггер. Структура. Синтез. Область применения.
- •21.1. Цифровые компараторы. Область применения. Общая структура. Наращивание Компараторов
- •21.2. Память для хранения многоразрядных слов. Структура многоразрядного озу с совмещенной шиной данных.
- •22.1 Сумматоры двоичных кодов чисел. Классификация сумматоров. Общая структура. Область применения.
- •22.2 Полупроводниковая память с двухтактной организацией. Динамическая память типа dram.
- •23.1 Арифметико-логические устройства. Принцип работы. Общая структура. Область применения.
- •23.2 Полупроводниковая память. Классификация полупроводниковой памяти. Общая структура полупроводниковой памяти. Память типа sram. Основные сигналы. Временные диаграммы работы
- •24.1Преобразователи кода. Преобразователи прямого кода в дополнительный.Преобразователи двоиччных кодов в код Грея.
- •24.2 Основная структурная организация полупроводниковой памяти. Память соструктурой 2d, 3d и 2dm.
20.1 Мажоритарные элементы. Область применения. Структура.
Мажорита́рный элеме́нт — логический элемент с чётным или нечётным числом входов и одним выходным сигналом, значение которого совпадает со значением на большинстве входов. При чётном числе входов большинством считается n/2+1, соответственно, n/2 к большинству не относится. Таким образом, элемент работает по «принципу большинства»: если на большинстве входов будет сигнал «1», то и на выходе схемы установится сигнал «1»; и наоборот, если на большинстве входов будет сигнал «0», то и на выходе установится «0».
Мажоритарные элементы могут быть использованы для построения схем повышенной надежности.
20.2 Триггеры. Rs-триггер. Приоритетный rs-триггер. Структура. Синтез. Область применения.
У триггера два входа S (set) - установка и R (reset) - сброс и два выхода Q-прямой и Q- инверсный. Инверсный выход имеет сверху чёрточку. Триггер бистабильная система, которая может находиться в одном из двух устойчивых состояний сколь угодно долго. На рисунке показан RS-триггер выполненный на элементах 2ИЛИ – НЕ.
Точно так же триггер может быть выполнен и на элементах 2И – НЕ.
Единственная разница это то, что триггер на элементах И – НЕ активируется, то есть переводится в другое состояние потенциалом логического нуля. Триггер, собранный на элементах ИЛИ – НЕ активируется логической единицей. Это определяется таблицей истинности логических элементов. При подаче положительного потенциала на вход S мы получим на выходе Q высокий потенциал, а на выходе Q низкий потенциал. Тем самым мы записали в триггер, как в ячейку памяти, единицу. Пока на вход R не будет подан высокий потенциал, состояние триггера не изменится.
Основной недостаток рассматриваемого триггера это, то, что он асинхронный. Другие более сложные схемы триггеров синхронизируются тактовыми импульсами общими для всей схемы и вырабатываемые тактовым генератором. Кроме того сложная входная логика позволяет держать триггер в установленном состоянии до тех пор пока не будет сформирован сигнал разрешения смены состояния триггера.
RS-триггер может быть и синхронным, но двух логических элементов для этого мало.
21.1. Цифровые компараторы. Область применения. Общая структура. Наращивание Компараторов
Цифрово́й компара́тор или компара́тор ко́дов логическое устройство с двумя словарными входами, на которые подаются два разных двоичных слова равной в битах длины и обычно с тремя двоичными выходами, на которые выдаётся признак сравнения входных слов, — первое слово больше второго, меньше или слова равны.
Таблица истиности
a |
b |
> |
< |
= |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
Y==
Y<=
Y>=
Схема
Условно-графическое изображение
Для наращивания разрядности у компаратора существуют входы Y=,Y<,Y> на которые подаются выходы Y=,Y<,Y> предыдущего компаратора. Числа, которые необходимо сравнить разбивают на соответствующее количеству компараторов количество частей, на левый компаратор, подают младшие разряды, на правый –старшие
