30. Принцип построения и работа схемы управления реализацией новой информации дц «Нева».
Узел реализации предназначен для формирования: команд ПЕРЕНОСА информации из 1-й во 2-ю ступень оперативной памяти (ОП) и из последней в долговременную память (ДП) при условии новизны этой информации; команд СБРОСА (очищения) 1-й и 2-й ступеней ОП перед ЗАПИСЬЮ информации очередного сигнала ТС; тем самым реализуется функция узла выявления новой информации – уменьшение чрезмерного и неоправданного износа контактов реле, участвующих в переносе информации из ОП в ДП.
Устройство узла реализации условно можно разделить: 1) схему запоминания и реализации новизны принятой информации (это 1 рисунок); 2) схему реализации новой информации (это 2 рисунок). Назначение первой – формирование команд переноса и сброса, второй – реализация этих команд.
Запись информации в 1-ю ступень осуществляется в последовательно-параллельном коде, а перенос во 2-ю ступень и в ДП – в параллельном коде.
В блоках 1-10ЦТР (20 ячеек памяти) записывается активное (А=1) или пассивное (П=0) качество импульсов сигнала ТС (20 импульсов), а в блоках 11,12ЦТР – новизна (Н=1) этого качества или отсутствия таковой (С=0).
Блок 11ЦТР запоминает новизну информации в нечётных сигналах ТС, а блок 12ЦТР – в чётных. В обоих блоках 1-я ячейка памяти (1,2ТГ) запоминает новизну информации в первой половине сигнала ТС (импульсы 1-10), а 2-я ячейка (3,4ТГ) – во второй (импульсы 11-20): если новизна обнаружена хотя бы в одном импульсе из 10, то все 10 считаются носителями новой информации и она переносится в ДЦ, несмотря на то, что 9 импульсов из 10 несут старую информацию.
31. Блок цтр дц «Нева». Назначение, работа схемы при приеме сигнала тс на цп
В блоке ЦТР есть 2 ячейки памяти, в каждой из которых есть два триггера: 1-й ступени 1Тг (3Тг) и 2-й ступени 2Тг (4Тг). Информация из Тг 1-й ступени переносится в Тг 2-й ступени посредством заряда – разряда конденсатора С1(С2): заряд происходит через резисторы подключенные к выходам а8 (с8) при совпадении двух условий: 1) обнаружена новизна информации, 2) в Тг 1-й ступени записана «1»; разряд конденсатора и перенос информации в триггер 2-й ступени в момент обнуления триггера 1-й ступени.
В блоках 1-10цтр (20 ячеек памяти) записывается активное (А=1) или пассивное (П=0) значение импульсов сигнала ТС, а в блоках 11,12цтр – новизна (Н=1) этого качества или отсутствие таковой (С=0).
Блок 11 цтр запоминает новизну информации в нечетных сигналах ТС, а 12цтр в четных. В обоих блоках 1-я ячейка памяти (1,2Тг) запоминает новизну информации в первой половине сигнала ТС (импульсы 1-10), а 2-я ячейка (3,4Тг) во второй половине (импульсы 11-20): если новизна обнаружена хотя бы в одном импульсе из 10, то все 10 считаются носителями новой информации и она переносится в ДП, несмотря на то, что 9 импульсов из 10 несут старую информацию.
32. Блок цс дц «Нева». Назначение, работа схемы при формировании и передаче сигнала цс
Работа устройств цикловой синхронизации
Определяет момент времени и длительность посылки стартстопного сигнала цикловой синхронизации в линейную цепь
Управляет групповыми распределителя канала телесигнализации
Исключает одновременную передачу сигнала ТУ и ЦС
Работа распределителей центрального поста и линейных пунктов синхронизируется сигналом ЦС, который посылается с центрального поста частотой f3 за 64 мс до окончания полного цикла проверки состояния контролируемых объектов.Длительности посылки сигнала ЦС определяется блоком ЦС и ОГР (общий групповой распределитель). В блоке ЦС установлены – транзистор Т1, усиливающий тактовые импульсы и управляющий работой транзисторов Т2 и Т5. Транзистор Т2, передающий тактовые импульсы в схему формирования сигнала ТУ. Транзистор Т5, управляющий работой делителя 1 на 28. Транзисторы Т3 и Т4 регулирующие очерёдность передачи сигналов ТУ и ЦС. Делитель, состоящий из пяти триггеров 1ТГ-5ТГ, делит поступающую частоту на 28. Транзистор Т16 сокращает работу делителя с 32 до 28 тактов. Транзисторы Т17 и Т18 фиксируют состояние триггера 5ТГ.
При всех позиция общегруппового распределителя, кроме последней на входах 1 2 3 4 блока ЦС присутствует высокий потенциал, поэтому на шинах 20-21 так же высокий потенциал и в линию сигнал ЦС не поступает. Во время последней позиции общегруппового распределителя 24 позиция на входах 1 2 3 4 блока ЦС понижается потенциал и когда распределитель блока ЦС займёт 21 позицию, на шине 21 понижается потенциал с выхода 15 блока ЦС низкий потенциал подаётся на вывод 19 ЦШР, в результате чего в линейную цепь посылается сигнал. Транзистор т3 открывается, т2 закрывается, сигнал ТУ не формируется. Такое состояние блока ЦС сохраняется в течении 8 тактов, что фиксируется триггером 5Тг и в это время закрыт транзистор Т17. При отсчёте 28 такта ОГР переключается в новую позицию, открывается транзистор Т17, повышается потенциал на шине 21, модуляторный транзистор Т1 блока ЦШР закрывается, посылка сигнала ЦС прекращается. Закрывается транзистор Т3, открывается транзистор Т2, становится возможным посылка сигнала ТУ, при открытии транзистора Т17 происходит разряд конденсатора С22, что приводит к открытию транзистора Т4 16ГУ, а это в свою очередь обеспечивает разряд конденсатора С6 на входы Р блоков БТГР ОГР. Схема возвращается в исходное состояние.