Шина Hyper Transport 3.0

Процессоры AMD Phenom работают на разъёме Socket AM2+, который отличается от AM2 внедрением поддержки новой шины Hyper Transport 3.0. Максимальная частота шины увеличилась с 1000 МГц до 2600 МГц, соответственно, пропускная способность поднялась с 6,4 до 20,8 Гбайт/c, но поскольку выпущенные на данный момент процессоры Phenom рассчитаны на частоты шины FSB 1800—2000 МГц, максимальная пропускная способность Hyper Transport 3.0 составляет до 14,4—16,0 Гбайт/c. В то же время версии протоколов Hyper Transport обратно совместимы, что позволяет использовать процессоры Phenom в старых материнских платах, построенных на наборах логики, поддерживающих только предыдущую версию шины, Hyper Transport 2.0.

Шина qp

Выход платформы Nehalem — LGA1156 — ознаменовал полный отказ Intel от использования шины FSB в качестве связующего звена между процессором и чипсетом, а интеграция контроллера памяти DDR3 дала возможность передавать данные из памяти напрямую в CPU. Но и на этом инженеры компании не остановились, перенеся контроллер шины PCI Express на кристалл процессора, что дало возможность полностью отказаться от двухчиповой компоновки набора системной логики. Разводка материнских плат стала проще и дешевле, но из-за отсутствия доступных моделей CPU с разъемом LGA1156 новую платформу пока экономически целесообразной не назовешь. Процессоры для разъёма LGA 1156 не имеют внешнего интерфейса QuickPath, поскольку чипсеты для данного разъёма поддерживают только однопроцессорную конфигурацию, а функциональность северного моста встроена в сам процессор (и следовательно, для связи процессора с аналогом южного моста используется шина DMI). Однако внутри процессора LGA 1156 связь между ядрами и встроенным контроллером PCIe осуществляется через встроенную шину QuickPath^[4][5].

Каждое соединение шины QuickPath состоит из пары односторонних каналов, каждый из которых физически реализован как 20 дифференциальных пар проводов. Данные передаются в виде пакетов (дейтаграмм). Пропускная способность одного канала составляет от 4,8 до 6,4 миллиарда передач в секунду. Одна передача содержит 16 бит полезной нагрузки, следовательно теоретическая суммарная пропускная способность одного соединения (в двух направлениях) — от 19,2 до 25,6 гигабайт в секунду (то есть от 9,6 до 12,8 гигабайт/с в каждую сторону); при этом один процессор может иметь несколько соединений.

Шина QP служит для соединения устройств в системе между собой, а также для «общения» процессоров между собой в многопроцессорных системах. Этому способствует её кэш-когеренстность (передача кэш-данных в обход оперативной памяти на полной скорости шины).

В сокетах LGA 1156 и LGA 1155 шина применяется, только внутри процессора для связи ядер, контроллёров оперативной памяти и PCI-Express.

Шина имеет два 20-ти битных соединения, которые передают данные в двух направлениях. 4 бита используются для передачи служебной информации и исправления ошибок (ECC), а остальные 16 бит для передачи данных (4\1). Шина способна работать со скоростью 6,4 GT/s (3,2 Ггц), что суммарно составляет 25,6 Гбайт/с (12,8 Гбайт/с в одну сторону).

С появлением очередного чипсета, а теперь и процессора, тема разгона памяти на платформе Intel не теряет своей актуальности, так как позволяет иногда повысить быстродействие системы и сэкономить на покупке модулей DIMM. Как оказалось, для работы памяти на частоте свыше 1800 МГц необходимо поднимать напряжение на контроллере памяти до 1,4~1,6 В, а то и выше, что влечет за собой сильный нагрев CPU. Да и не каждый процессор может функционировать в таком режиме, так как с повышением частоты модулей растет частота кэша третьего уровня и контроллера памяти, которая должна превышать значения памяти в два раза. Отчасти эта проблема решилась с переходом процессоров серии Core i7-900 на новый степпинг D0, и обладателям таких CPU стало проще достигать 2000 МГц при разгоне памяти.

Теперь давайте посмотрим, что изменилось с переходом на более доступную платформу LGA1156 (ядро Lynnfield). Как и ранее, частоты большинства узлов системы (процессор, контроллер памяти и кэш третьего уровня, называемые блоком Uncore, шина QPI и память) получаются за счет перемножения определенных коэффициентов на базовую частоту (на блок-схеме множители xM1, xM2, xM3 и xM4), равную в номинале 133 МГц.

Н о данные между процессором и чипсетом теперь передаются по шине DMI (знакомая еще с семейства наборов системной логики Intel 915/925), а интерфейс QPI, используемый для этой цели в процессорах Bloomfield, применяется уже для связи между интегрированным контроллером PCI Express и самим CPU. Контроллер памяти лишился одного канала, став 128-битным, и за счет снижения нагрузки на этот блок его частота зафиксирована на одном значении (множитель х18 для серии процессоров Core i7-800 и х16 для Core i5-700), а не так, как было ранее в решениях LGA1366. Свободы по выбору множителя шины QPI у пользователя стало больше, и теперь он может установить либо х18, либо х16 (напомним, что в процессорах Core i7-9xxx не «экстремальных» версий коэффициент умножения был зафиксирован на х18, а у моделей EE равнялся х18, х20 и х24). С памятью стало немного интереснее — максимально доступный множитель равен х12 для Core i7-8xx и x10 для Core i5-7xx, тогда как у CPU с разъемом LGA1366 он x16. Получается, что для старших процессоров новой платформы в стандартном режиме работы будет доступна лишь память DDR3-1600, а для младших — DDR3-1333. Максимальное напряжение питания модулей осталось на прежнем уровне и составляет 1,65 В. Шина QPI

За последние несколько лет, по мере того как производительность процессоров значительно возрастала, скорость работы системной шины была ограничивающим фактором общей производительности компьютеров. Даже несмотря на то, что процессор может выполнить большой объем работ очень быстро, ему нужно постоянно ждать, пока системная шина обеспечит необходимые коммуникации; поэтому процессор зачастую просто бездействует. Скорость системной шины также делает бессмысленной скорость оперативной памяти, поскольку скорость работы оперативной памяти в значительной степени превышает максимальную скорость работы системной шины.

Также системы шин (FSB +BSB) в силу своей конструкции поддерживали только одну коммуникацию за раз. Это означает, что если какому-либо компоненту нужно было взаимодействие с ЦП, ему приходилось ждать завершения текущей коммуникации, чтобы начать собственную коммуникацию. Также, перерывы могут использоваться для коммуникаций с высоким приоритетом. Эти перерывы, хотя и эффективны, также добавляют определенную перегрузку в общий объем коммуникаций системной шины. Все эти ожидания, совместно с перегрузкой могут создавать помехи для высокопроизводительных приложений.

С ростом популярности использования нескольких процессоров в системе, включая мощные и высокопроизводительные графические процессоры, ограничения системной шины становятся камнем преткновения для процессоров Intel.

Технология HyperTransport, разработанная компанией AMD и теперь находящаяся в распоряжении у HyperTransport Consortium, является не единственным игроком на арене. Не удивительно, что компания Intel разработала собственную систему непосредственного взаимодействия между точками, оптимизированную под работу в качестве механизма коммуникации между несколькими процессорами. Хотя технология QuickPath Interconnect вышла значительно позже своего конкурента, в компании проделали действительно отличную работу.

Intel QuickPath Interconnect или просто QuickPath, сокр. QPI (ранее Common System Interface, CSI) — последовательная кэш-когерентная шина типа точка-точка для соединения процессоров между собой и с чипсетом, разработанная фирмой Intel. QPI создавался в ответ на разработанную ранее консорциумом во главе с фирмой AMDшину HyperTransport^[1][2].

Шина QuickPath была создана для замены применявшейся ранее шины Front Side Bus, которая осуществляла связь между центральным процессором и северным мостом материнской платы.

Первые процессоры с интерфейсом QuickPath были выпущены на рынок в 2008 году. По состоянию на начало 2010 года, внешний интерфейс QuickPath используется только в сериях процессоров Xeon и Core i7 с ядром Nehalem для разъема LGA 1366, а также будет использоваться в следующем поколении Itanium (ядро Tukwila)^[3]. При этом чипсеты для разъёма LGA 1366 используют шину DMI для связи между северным и южным мостом.

Рисунок 1: Архитектура QuickPath – предоставлено www.intel.com

Как и HyperTransport, технология QuickPath Interconnect создана для работы с процессорами, оснащенными интегрированными контроллерами памяти. Также подобно HyperTransport, QuickPath Interconnect создана на базе технологии (DDR). Обычно, когда данные передаются в цифровом виде между двумя точками, они читаются как низкие или высокие логические уровни, представляющие собой 1 или 0. Эти данные читаются всякий раз, когда тактовый генератор производит сигнал высокого логического уровня. Благодаря DDR данные могут читаться на границах высокого и низкого логического уровня тактового сигнала. Это означает, что за один полный цикл тактового генератора DDR передаваемые данные могут быть прочитаны дважды, обеспечивая вдвое более высокую скорость обмена данными.

Также подобно HyperTransport, QuickPath Interconnect снижает перегрузку, которая встречается в архитектурах с системной шиной. Это происходит благодаря отсутствию необходимости в некоторой адресации, так как QuickPath Interconnect является технологией взаимодействия между двумя точками. По сути, QuickPath Interconnect является не только технологией взаимодействия между двумя точками, она также представляет собой полнодуплексный канал связи, содержащий 20 выделенных полос связи в каждом направлении. Но QuickPath Interconnect все же подвержена определенным перегрузкам. На самом деле, QuickPath Interconnect подвержена более значительной перегрузке, чем Hypertransport; для отправки 64 бит данных QuickPath Interconnect требует 16 бит перегрузки, в то время как HyperTransport требует всего 8 и 12 бит для чтения и записи соответственно.