Библиографический список
“Искусство схемотехники 1”, - Хоровиц, Хилл, - Москва “Мир”,1986, -586 с.
“Искусство схемотехники 2, - Хоровиц, Хилл, - Москва “Мир”,1986, -590 с.
“Схемотехника”, - Малахов В.П.,- Одесса “АстроПринт”, 2000, -212 с.
“Одноплатные микроконтроллеры”, - Швец В. А.,
Шестакова В.В.,-Киев,2005-304 с.
Приложения Описание микросхем Описание логических элементов
Устройство содержит следующие логические элементы:
1) 2И-НЕ – 74LS00; 2) 3И-НЕ – 74LS10; 3) 4И-НЕ – 74LS20; 4) 2И – 74LS08; 5) НЕ – 4069BPC.
В данном разделе будет представлена цоколёвка этих микросхем и некоторые параметры этих микросхем.
74LS00
Рисунок 1. - Цоколёвка
микросхемы 74LS00
74LS08
Рисунок 2.-Цоколёвка
микросхемы 74LS08
74LS10
Рисунок 3 - Цоколёвка
микросхемы 74LS10
74LS20
Рисунок 4.- Цоколёвка
микросхемы 74LS20
4069BPC
Рисунок 5.- Цоколёвка
микросхемы 4069BPC
Двоично-десятичный счётчик 74ls90
Рисунок 6.- Цоколёвка
и таблица истинности микросхемы 74LS90
Микросхема представляет собой два независимых счётчика с коэффициен-тами деления 2 и 5. Первый счётчик имеет тактирующий вход C1 и информа-ционный выход QA, второй – тактирующий вход C2 и информационные выходы QD,QC,QB (от старшего к младшему разряду). При соединении выхода QA с входом C2 получаем двоично-десятичный счётчик, в котором тактирующим входом будет C1. Микросхема имеет два входа сброса R0, соединённых по схеме «И», при подаче на которые активного уровня (высокого) на выходах QD-QA устанавливается комбинация «0000». Также микросхема имеет два входа установки R9, соединённых по схеме «И», при подаче на которые активного уровня (высокого) на выходах QD-QA устанавливается комбинация «1001». Из этого следует, что в нашем случае входы R9 следует заземлить, а входы R0 подключить к цепи сброса (См. разделы 2.3, 2.9).
D триггер 74ls74
Рисунок 7.- Цоколёвка
микросхемы 74LS74
Микросхема
представляет собой два независимых D
триггера, срабатываю-щих по переднему
фронту импульса и имеющих установочные
входы
.
Подача активного уровня (низкого) на
какой-нибудь из установочных входов
устанавливает выход триггера в
соответствующий уровень и блокирует
изменение его состояния. Чтобы можно
было изменить состояние триггера по
фронту импульса, на входах
и
должен быть пассивный (высокий)
уровень. В нашей схеме данную микросхему
используем как
триггер, т.е. входы D и C
будут подключены на землю (см. разделы
2.9, 2.10).
J-K триггер 74LS112
Рисунок 8.- Цоколёвка
микросхемы 74LS112
Микросхема представляет собой два независимых J-K триггера, срабатываю-щих по заднему фронту импульса. Триггер имеет установочные входы . Активный (низкий) уровень на одном из этих входов устанавливает выход триггера в соответствующий уровень. Чтобы триггер мог менять своё состояние, на этих входах должен быть пассивный (высокий) уровень. В нашем случае вход подключаем на VCC, а вход к цепи сброса (см. раздел 2.9). Словарь данного триггера (таблица переключений) приведены в разделе 2.4.