4. Синтез узла системы
Для синтеза узла системы выбран кодер несистематического сверточного кода (НСК).
В общем случае
кодер несистематического сверточного
кода представляет собой регистр сдвига
с g
ячейками и сумматорами, в которых символы
входящей последовательности суммируются
по модулю. За время, в течение которого
на вход кодера подается m
символов, на выходе образуется n
символов. После сумматоров символы
поступают на коммутатор, который
осуществляет последовательное считывание
поступающих на его входы символов и
устанавливает очередность посылки
кодовых символов в канал связи. Величина
называется кодовым ограничением и
определяет количество входных символов,
формирующихся с участием одного и того
же символа. Отношение
называют относительной скоростью кода.
Пусть кодер
формирует НСК
,
тогда
и g1(x)
= 1+x2;
g2(x)
= 1+x+x2.
Структура кодера представлена на рисунке 4.1.
У1
К
С
В
А
2
1
У2
Рисунок 4.1 Структура кодера НСК
В течение каждого
такта на вход (точку А) подается один
символ кодируемой последовательности,
а на выход поступают два символа у1
и у2,
снимаемые с помощью коммутатора К:
;
.
Связь между входными и выходными последовательностями удобно представить в виде кодового дерева, изображенного на рисунке 4.2.
00
00
0
1
00
00
11
10
0
01
11
1
00
0
у1=0 у2=0
01
10
1
10
0
11
00
11
1
00
0
у1=1 у2=1
01
1
01
00
0
10
10
10
10
1
01
0
01
11
1
11
3τ
2τ
τ
0
Рисунок 4.2 Кодовое дерево кодера НСК
Свёрточные коды можно представить в виде решеточной диаграммы кода, изображенную на рисунке 4.3, которую можно получить из кодового дерева, если объединить те узлы, после которых над соответствующими ребрами оказываются одинаковые кодовые символы.
00
Начальное
состояние
00
00
00
11
11
11
01
10
10
01
11
00
10
010
01
11
10
Время
01
01
Рисунок 4.3 Решётчатая диаграмма НСК
5. Составление функциональной схемы системы
5.1 Функциональна схема кодирующего устройства
Кодирующее устройство несистематического сверточного кода представляет собой регистр сдвига с g ячейками и сумматорами, в которых символы входящей последовательности суммируются по модулю. За время, в течение которого на вход кодера подается m символов, на выходе образуется n символов. После сумматоров символы поступают на коммутатор, который осуществляет последовательное считывание поступающих на его входы символов и устанавливает очередность посылки кодовых символов в канал связи.
Схема кодирующего устройства представлена на рисунке 5.1.
У1
К
С
В
А
2
1
У2
Рисунок 5.1 Схема кодирующего устройства
В течение каждого такта на вход (точку А) подается один символ кодируемой последовательности, а на выход поступают два символа у1 и у2, снимаемые с помощью коммутатора К: ; .