2. Схемная реализация логических элементов

1. Диодно-резисторные схемы

На рисунке 4.5 приведена диодно-резисторная схема элемента "2ИЛИ" для положительных входных сигналов. Если U_вх1(Х1) и U_вх2(Х2) равны нулю, то ток через диоды VD1 и VD2 не протекает, падение напряжения на R_н равно нулю (U_вых=0, Y="0"). При подаче высокого напряжения хотя бы на один из входов схемы (например на Х1) диод VD1 отпирается и выход схемы Y соединяется со входом Х1.

а б

а – схема «2 ИЛИ»; б – схема «2 И»

Рисунок 4.5 – Диодная реализация элементов «И» и «ИЛИ»

Если сопротивление нагрузки больше сопротивления открытого диода (R_н>>R_д), то на выходе появится высокий потенциал, почти равный U_вх1. При этом диод VD2 (или остальные диоды в случае многовходовой схемы ) закрыт разностью потенциалов, равной падению напряжения на R_н от протекания тока I1. Поэтому высокий потенциал со входа X1 не поступает на вход X2, что обеспечивает развязку входов. При подаче высокого напряжения на второй вход открывается диод VD2, а VD1 закрыт. Если напряжения поданы на оба входа, то оба диода открыты, и на выходе будет высокое напряжение, т.е. Y="1".

На рисунке 4.5б приведена диодно-резисторная схема элемента "2И" для положительных входных сигналов. Если хотя бы к одному из входов, на пример X2, приложен низкий потенциал (Х2="0"), то диод VD2 открыт напряжением источника питания. Выход схемы через диод VD2 соединен со входом Х2 т.е. общей шиной, потенциал которой принят за нулевой. При условии R>>R_g, U_вых будет приблизительно равно потенциалу общей шины, т.е. равно нулю, следовательно Y="0". Только в том случае, когда на оба входа (или на все входы, если схема многовходовая) поданы высокие потенциалы, оба диода окажутся запертыми; ток от источника U_пит не протекает, падение напряжения I*R отсутствует и потенциал источника через резистор R поступает на выход, т.е. U_вых = U_пит и Y="1". Развязка входных цепей между собой обеспечивается тем, что высокий входной сигнал, действующий на одном из входов, запирает соответствующий диод и, следовательно, не попадает в другую входную цепь.

4.3.2 Диод-транзисторные схемы

Элементы диодно-транзисторной логики (ДТЛ) получают объединением диодно-резисторных схем с усилителем на биполярном транзисторе, собранном по схеме с общим эмиттером, выполняющим операцию логического отрицания. Схема базового элемента ДТЛ приведена на рисунке 4.6.

При подаче на оба входа "1" т.е. высокого напряжения, диоды VD1 и VD2 заперты и от + U_пит через R1, диоды смещения VD3,VD4 и R2 протекает ток. Падение напряжения на R2 достаточно для того, что бы транзистор VT1 был открыт и насыщен. При открытом транзисторе напряжение на его коллекторе будет близко к нулю, т.е. Y=U_вых=OB ="0".

Рисунок 4.6 – Элемент ДТ-логики

Если хотя бы один из входных сигналов равен "0", то через соответствующий входной диод резистор R1 замыкается на корпус, потенциал на базе транзистора понижается и он переходит в состояние отсечки. На выход через R3 поступает напряжение, равное U_пит, соответствующее "1". Таким образом, базовый элемент реализует логическую функцию 2И-НЕ. ДTЛ используются при реализации микросхем, обладающих повышенной помехоустойчивостью, так как имеется возможность повышения порогового напряжения, например серия К511.

Падение напряжения на открытых диодах смещения VD3, VD4 должно быть таким, чтобы при открытом любом из входных диодов потенциал базы был достаточно низок для надежного запирания транзистора. Это условие выполняется при U_см большем, чем сумма падений напряжений на входном диоде (VD1 или VD2) и открытом транзисторе предыдущего каскада.