1.1.6 Комбінаційні цифрові пристрої: перетворювачі кодів, дешифратори, шифратори, мультиплексори, демультиплексори, суматори.
Комбінаційні цифрові пристрої (КЦП) – це клас цифрових пристроїв, які не мають внутрішніх запам’ятовуючих елементів і тому стан вихідних сигналів у кожний момент часу однозначно визначений набором (комбінацією) вхідних сигналів, які надходять у цей момент. До цього класу відносяться наступні типові цифрові пристрої: перетворювачі довільних кодів, шифратори, дешифратори, мультиплексори, демультиплексори, комбінаційні напівсуматори і суматори, цифрові компаратори, ко-ло арифметико-логічні пристрої, схеми прискоренного перенесення тощо.
Розглянемо докладніше ці пристрої за їх призначенням, принципами роботи та схемотехнікою. Загалом для опису КЦП достатньо навести їх таблицю істинності й проаналізувати її.
Перетворювачі довільних кодів.
Ці пристрої призначені для перетворення будь-якого довільного кода, який побудовано за недостатньо відомими правилам, у певний заданий. В цьому випадку единою формою синтезу такого пристрою є побудування таблиці істинності. Після чого синтез такого пристрю відбувається так як було розглянуто у попередньому розділі. На першому етапі будується таблиця істинності, в якій кожній вхідній комбінації ставиться у відповідність певна вихідна комбінація. Пристрій обслуговування кожного з виходів синтезується як окремий, а потім всі пристрої об’єднуються в один.
Прикладами такого перетворювача можуть слугувати: перетворювач двійкового коду в двійково-десятковий та навпаки, перетворювач двійкового коду в код Грея тощо. Умовне графічне позначення перетворювача довільних кодів має вигляд, який показано на рис. 1.18.
Рисунок 1.18 – Умовне графічне позначення перетворювача довільних кодів
Виводи перетворювача кодів, який показано на рис. 1.18 мають назву: DI0…. DIn (Date Input) – входи даних, DO0…. DOm (Date Output) – виходи, Е (Enable) – вхід дозволу роботи мікросхеми.
Шифратори
Шифратор або кодер (encoder) – це цифровий пристрій призначений для перетворення унітарного (одиночного) коду в позиційний (двійковий ) код. Шифратор має m входів, кількість яких відповідає кількості символів унітарного коду й n виходів, необхідних для представлення найбільшого вхідного символу.
Якщо вихідний код є двійковим, то такий шифратор має назву двійкового. В такому шифраторі кількість входів і виходів визначені наступним співвідношенням:
m = 2n
Шифратор може використовуватися в пристроях вводу інформації, наприклад, для відображення номера кнопки, яку було натиснуто, положення багатопозиційного перемикача і таке інше.
Умовне позначення шифратора показано на рис. 1.19
CD
x0
x1
x2
x3
x4
x5
x6
x7
x8
x9
0
1
2
3
4
5
6
7
8
9
1
2
4
8
Y0
Y1
Y2
Y3
Рисунок 1.19 – Умовне графічне позначення шифратора
На рисунку подано позначення шифратора 10–4, котрий виконує перетворення активного сигналу з одного входу в двійковий сигнал, який відображує номер цього входу.
В реальних схемах заборонено подавати сигнали одночасно на декілька входів, тому в реальних схемах частіше використовуються пріоритетні шифратори, в яких при надходженні декількох сигналів вихідній сигнал відповідає лише молодшому або найстаршому з вхідних.
Шифратори, в тому числі, й пріоритетні випускаються як інтегральні схеми середньої ступені інтеграції, які можуть виконуватися за різними технологіями (ТТЛ, ТТЛШ, КМОН тощо).
Дешифратори
Дешифратор або декодер (decoder) це пристрій, який перетворює вхідний сигнал у вигляді багаторозрядного (n – розрядів) позиційного коду (найчастіше двійкового) в унітарний (m – розрядів). Кількість розрядів вхідних й вихідних кодів визначається співвідношенням
m = 2n
дешифратор, кількість вхідних і вихідних сигналів точно відповідає цьому співвідношенню має назву повного дешифратора. Також використовуються не повні дешифратори, в яких кількість вихідних сигналів m може бути меншою ніж 2n .
В цифровий та обчислювальній техніці дешифратори використовуються для декодування певного коду в набір сигналів управління для різних виконавчих пристроїв, а також для дешифрування адрес пристроїв, які входять до складу системи.
Крім виводів для вхідних і вихідних сигналів дешифратори можуть мати один або декілька сигналів дозволу роботи (стробуючих сигналів), які позначаються Е (enable). Якщо таких сигналів декілька, то між собою вони поєднуються логічною функцією ТАК. Для більш зручного керування ці входи, як правило, мають негативний активний рівень сигналів. При надходженні на ці входи активних рівнів сигналу дешифратор працює відповідно алгоритму приведеному вище, якщо хоча на один з них подано неактивний рівень сигналу, то на всіх виходах дешифратора встановлюється неактивні рівні сигналів. дешифратори з такими входами мають назву – декодер-демультиплексор. Умовне графічне позначення дешифраторів та декодерів-демультиплексорів подано на рис. 1.20.
Пристрої, які показано на рис. 2.2 використовуються для відображення стану процесу за допомогою семисегментного індикатора у вигляді цифр від 0 до 9.
DC
0
1
2
3
4
5
6
7
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
DX
0
1
2
3
4
5
6
7
Y0
Y1
Y2
Y3
Y4
Y5
Y6
Y7
x0
x1
x2
1
2
4
x0
x1
x2
1
2
4
E0
E1
a)
b)
Рисунок 1.20 – Умовне графічне позначення дешифратора (a) і декодера-демультиплексора (b)
Дешифратори і декодери-демультиплексори випускаються як інтегральні схеми середньої ступені інтеграції, які можуть виконуватися за різними технологіями (ТТЛ, ТТЛШ, КМОН тощо), вони відрізняються наявністю сигналів керування, кількістю розрядів вхідних й вихідних сигналів тощо.
мультиплексори
Мультиплексор (multiplexor) – функціональний пристрій, якій здійснює комутацію сигналу (даних) з одного з декількох входів до одного виходу. При цьому, номер входу, який підключено до виходу визначається двійковим кодом сигналу, який подано на адресні входи мультиплексора.
Кількість входів даних і кількість адресних входів мультиплексора пов’язані співвідношенням
де ND – кількість входів даних;
NА – кількість адресних входів.
Управління вибором адреси здійснюється за допомогою дешифратора, який є складовою частиною мультиплексора.
При циклічному, послідовному змінювані адресних сигналів процес мультиплексування можливо розглядати як процес об’єднання (часового ущільнення) сигналів для передавання їх по одному каналу зв’язку.
Для керування роботою мультиплексорів, які входять до складу складних пристроїв також можуть використовуватись сигнали дозволу роботи E.
Умовне графічне позначення мультиплексора показано на рис. 1.21.
На рис. 1.21 показано мультиплексор, який виконує перетворення 4 – 1 (чотири сигнали даних в один вихід). Активним сигналом входу E є сигнал логічного 0.
Рисунок 1.21 – умовне графічне позначення мультиплексора.
Демультиплексори
Демультиплексор виконує операцію зворотну до алгоритму роботи мультиплексора. Він має один інформаційний вхід й декілька виходів і виконує комутацію (розподілення) сигналу з цього входу на один з виходів. Номер виходу в кожну мить визначається двійковим кодом, який надходить на адресні входи. В якості демультиплексора також можливо використовувати декодер-демультиплексор, якщо сигнал даних подати на вхід E, а адресні сигнали на входи даних.
Умовне графічне позначення демультиплексора, який виконує операцію зворотну до алгоритму роботи мультиплексора, який показано на рис. 2.3 наведено на рис. 1.22.
Рисунок 1.22 – Умовне графічне позначення демультиплексора
суматори
Суматор це пристрій, якій виконує операцію арифметичного додавання чисел, які подані у двійковому коді. Відповідно до побудування й виконання операції додавання суматори розподіляють на послідовні й паралельні (комбінаційні). В цьому курсі розглядаються лише послідовні суматори.
Відповідно правил виконання арифметичних операцій в позиційних системах числення, додавання багато розрядних чисел виконується порозрядно, починаючи з молодшого розряду з урахуванням переносу з молодшого розряду. Для реалізації такого алгоритму використовуються напівсуматори й суматори. Напівсуматор використовується для виконання операції додавання без урахування вхідного перенесення, а суматор виконує додавання з урахуванням вхідного перенесення. Напівсуматор й суматор формують результат виконання операції додавання й сигнал перенесення, в разі якщо перенесення відбувається.
Для побудування багаторозрядного комбінаційного суматора напівсуматори об’єднуються таким чином, щоб розряди чисел, які додаються, було включено паралельно, а сигнали перенесення формувалися послідовно від молодшого розряду суматора до наступного по всій схемі. Умовне графічне позначення однорозрядного комбінаційного суматора показано на рис. 1.23a, а об’єднання однорозрядних суматорів для отримання багаторозрядного (4-розрядного) суматора показано на рис. 1.23b.
a)
b)
Рисунок 1.23 – умовне графічне позначення суматора
На рис. 1.23 прийняті такі позначення:
CI – (carry input) вхідне перенесення;
CO – (carry output) вихідне перенесення;
S – (sum) результат додавання (порозрядний);
An , Bn – значення відповідних розрядів двійкових чисел.
Комбінаційний суматор можливо також використовувати для виконання операції віднімання чисел зі знаками, для чого операнди, що надходять на схему, повинні подаватися у доповнювальному коді.
Комбінаційний суматор характеризуэться простотою схеми формування перенесення, але має низьку швидкодію.
Для усунення цього недоліку, можливо використовувати схему суматора з паралельним перенесенням. В такому суматорі додавання виконується як порозрядна операція і вхідне перенесення для кожного старшого розряду формується незалежно від формування перенесення у попередньому молодшому розряді. Для всіх розрядів сигнали перенесення також формуються паралельно. Формування сигналів перенесення відбувається в результаті формування й оброблення додаткових двох сигналів: розповсюдження перенесення (CRP – Carry Propagation) і генерування перенесення (Carry Generation). Затримка отримання суми в такому суматорі складається із однакових значень затримки перенесення для всіх розрядів, які не залежать від кількості розрядів. Слід зазначити, що апаратні затримки в такій схемі швидко зростають відповідно до збільшення кількості розрядів, тому в чистому вигляді такий тип суматора майже не використовується. Для невеликої кількості розрядів (до 8) промисловість випускає спеціальні мікросхеми – схеми прискореного перенесення.
Для прискорення формування сигналів перенесення у суматорах зі значною кількістю розрядів використовується принцип групового перенесення, відповідно до якого розрядна сітка розбивається на декілька груп з однаковою кількістю розрядів у кожній. Кожна група являє собою суматор, усередині якого перенесення може формуватися як послідовно так і паралельно, а перенесення із групи в групу відбувається по тракту міжгрупового перенесення, який може буде побудований як паралельний, так і послідовний. У паралельному тракті перенесення між групами формуються як функції лише доданків. У послідовному тракті сигнал перенесення формується в кожній групі і з виходу молодшої групи надходить на вхід перенесення наступної старшої групи.
Використання паралельного перенесення всередині групи з паралельним перенесенням між групами дозволяє будувати найбільш швидкодіючі суматори з розрядністю 24 – 64 біти. Взагалі, вибір схеми суматора і формування перенесення в кожному випадку виконується за результатами аналізу апаратних витрат і забезпеченням необхідної швидкодії.
Комбінаційні суматори в цифровій техніці використовуються для побудування цифрових компараторів, арифметико-логічних пристроїв тощо.