1.1.15 Програмовані логічні інтегральні схеми
У цифровій техниці у багатьох випадках, наприклад, у телекомунікаціях, при виконанні цифрового оброблення сигналів можна доповнювати, а іноді навіть заміняти мікропроцесорні засоби на програмовані логічні інтегральні схеми (ПЛІС).
На них можна будувати спеціалізовані цифрові пристрої, керувальні засоби – контролери, і застосовувати у тих областях, де апаратним рішенням задач можна віддати перевагу порівняно з програмними рішеннями, які завжди є послідовними. Застосування ПЛІС збільшує продуктивність системи іноді у десятки разів. У той самий час зберігається така ж сама гнучкість реалізації алгоритмів, як і при програмному способі. Задавати алгоритм дії проектованого цифрового пристрою для реалізації на ПЛІС можна у вигляді часових діаграм, текстового опису, схем на логічних елементах, у вигляді логічних функцій. Для отримання оптимального алгоритму використовується процедура мінімізації, як було показано вище. ПЛІС – це надвелика інтегральна схема, яка вміщує на кришталі універсальні налаштовувані користувачем функціональні перетворювачі та програмовані зв’язки між ними, що дозволяє скомпонувати в одному корпусі єлектрону схему, яка є еквіалентною до стандартної, що складається з десятків до кількох сотен стандатніх логічних мікросхем. ПЛІС можуть реалізовувати блоки пам’яті, блоки цифрової обробки сигналів, вбудовані процесорні ядра з периферією, швидкісні канали введення-виведення тощо.
При створеннні систем на основі ПЛІС всі етапи розробки виконуються з використанням систем автоматичного проектування (САПР). Кожна компанія-виробник ПЛІС пропонує власну САПР, яка забезпечує повний цикл розробки схеми для кожного типу ПЛІС.
найбільшу групу ПЛІС складають спеціалізовані по застосуванню апаратні засоби ‒ ASIC (application specific integrated curcuit). До них відносяться интегральні схеми, які за допомогою фізичних змін і/або спеціального програмного забезпечення можна привести до необхідного виду, який відповідає вимогам до розроблюваної схеми. Загалом ця група представлена програмованими логічними інтегральними схемами ‒ PLD (programmable logic devices).
В залежності від способу програмування мікросхеми PLD розподіляються на наступні групи:
ВІС з плавкими перемичками (fuse link), які перепалюються;
ВІС без плавких перемичок (anti fuse), в яких потрібні з’єднання формуються електичними засобами;
1-бітові RAM-комірки, тригери;
EPROM-комірки з довготривалим зберіганням заряду, інформація в цих комірках може знищуватися під впливом ультрафіолетового випромінювання;
EPROM-комірки з довготривалим зберіганням заряду, інформація в ціх комірках може знищуватися електичним стиранням.
В залежності від структури ВІС PLD, в яких використовуються програмовані ТА- й АБО- матриці, розрізняють наступні типи PLD:
PLA (programmable logic array) ‒ програмовані ТА- й АБО- матриці;
PAL (programmable array logic) – програмована ТА-матриця, фіксована АБО- матриця;
GAL (gated array logic) – теж саме, що і PLA але з додатковими програмованими вихідними схемами;
EEPROM – програмована АБО-матриця, фіксована ТА-матриця;
FPGA (field programmable gate array), LCA (logic cell array) – електрично програмована енергонезалежна логічна матриця;
CPLD (complex programmable logic device), EPLD (erasable programmable logic device) – електрично програмована енергонезалежна логічна матриця, інформація може знищуватися ультрафіолетовим або електичним стиранням.
Схема ТА-матриці, яка використовується у ВІС PLD показана на рис. 1.108. на рис. 1.108a показана повна схема ТА-матриці, а на рис. 1.108b – спрощена.
Рисунок 1.108 – Умовне графічне позначення ТА- матриці
На цьому рисунку передбачено, що символом × позначено зєднання, яке вже встановленно, інші зєднання можуть бути запрограмованими, в разі необхідності. Схема, яка показана на рис. 1.108 реалізує логічний вираз
Y = x0 ˄ x1 ˄ x2 .
Така ТА-матриця вкупі з АБО-матрицею дає представлення про загальну схему ВІС PLA, яка показана на рис. 1.109.
Рисунок 1.109 – Загальна схема ВІС PLA
На цьому рисунку кожен з трьох вихідних елементів АБО, на яких формуються вихідні сигнали F0 … F2 , має по три входи. Ця схема може доповнюватися єлементами, яки реалізують інверсію вихідних сигналів, можуть організовуватися виходи з «трьома стійкими станами», вихідні сигнали можуть тимчасово запам’ятовуватися тощо. У поєднанні з пристроями, які забезпечують формування вхідних і вихідних сигналів, а також певні можливості їх обробки ці схеми становлять блоки з яких можливо створювати инші типи ПЛІС, які розглядалися вище.