3.3 Постановка завдання

1. Розробити алгоритми організації роботи із сопроцесорами.

2. Написати програму для організації роботи із сопроцесорами.

3. Провести тестування написаної програми.

4. На основі проведеного дослідження зробити висновки щодо ефективності використання сопроцесорів.

3.4 Зміст звіту

• мета роботи;

• теоретичні відомості;

• тексти програм та відповідне програмне відображення;

• результати обчислень на ЕОМ;

• висновок.

3.5 Контрольні запитання

1. Що таке співпроцесор?

2. Назвіть основні способи обміну інформацією між процесором і співпроцесором.

3. Перелічіть функції математичного співпроцесора.

4. Опишіть формати чисел з плаваючою крапкою за стандартом IEEE-754.

5. Назвіть основну відмінність структури співпроцесора 8087 від 80287.

ЛАБОРАТОРНА РОБОТА №4

АРХІТЕКТУРА RISC-ПРОЦЕСОРІВ

4.1 Мета роботи

Метою роботи є ознайомлення з процесорами RISC-архитектури, з основними рисами RISC-процесорів, з характеристиками сучасних RISC-процесорів, набуття навичок виділяти риси RISC-архітектури в сучасних процесорах IA-32.

Триваліть роботи – 2 години

4.2 Теоретичні відомості

Основні риси risc-процесорів

Основні особливості RISC-процесорів:

1. Скорочений набір команд (від 80 до 150 команд).

2. Більшість команд виконуються за 1 такт.

3. Велика кількість регістрів загального призначення.

4. Наявність жорстких багатоступінчастих конвеєрів.

5. Всі команди мають простий формат, і використовуються небагато способів адресації.

6. Наявність місткої роздільної кеш-пам'яті.

7. Вживання оптимізуючих компіляторів, які аналізують вихідний код і частково міняють порядок дотримання команд.

Risc-процесори 3-го покоління

Найбільшими розробниками RISC-процесорів вважаються Sun Microsystems (архітектура SPARC - Ultra SPARC), IBM (багатокристальні процесори Power, однокристальні POWERPC - POWERPC 620), Digital Equipment (Alpha - Alpha 21164), Mips Technologies (сімейство Rxx00 -- R 10000), а також Hewlett-Packard (архітектура PA-RISC - PA-8000).

Всі RISC-процесори третього покоління:

• є 64-розрядними і суперскалярними (запускаються не менш 4-х команд за такт);

• мають вбудовані конвеєрні блоки арифметики з плаваючою крапкою;

• мають багаторівневу кеш-пам'ять. Більшість RISC-процесорів кешують заздалегідь дешифровані команди;

• виготовляються за КМОП-технологією з 4 шарами металізації.

Для обробки даних застосовується алгоритм динамічного прогнозування галужень і метод перепризначення регістрів, що дозволяє реалізувати позачергове виконання команд.

Підвищення продуктивності RISC-процесорів досягається за рахунок підвищення тактової частоти і ускладнення схеми кристала. Представниками першого напряму є процесори Alpha фірми DEC, найбільш складними залишаються процесори компанії Hewlett-Packard. Розглянемо процесори цих фірм детальніше.

Структура процесорів Alpha: 21064, 21264

Структура процесора Alpha 21064 представлена на рисунку 4.1.

Рисунок 4.1 -   Структура процесора Alpha 21064

Основні функціональні блоки процесора Alpha 21064:

• I-cache - кеш команд.

• IRF - регістровий файл цілочисельної арифметики.

• F-box - пристрій арифметики з плаваючою крапкою.

• E-box - пристрій цілочисельної арифметики (7 рівнів конвеєра).

• I-box - командний пристрій (управляє кеш команд, вибіркою і дешифруванням команд).

• A-box - пристрій управління загрузкою/збереженням даних. Управляє процесом обміну даними м/у IRF, FRF, кеш даних і зовнішньою пам'яттю.

• Write Buffer - буфер зворотного запису.

• D-cache - КЕШ даних.

• BIU - інтерфейсний блок, за допомогою якого підключаються зовнішні кэшпамять, розміром 128 Кб-8 Мб.