Использование гиперкуба для реализации параллельных алгоритмов.

С тепень строго не определена. В отличие от других архитектур связанность в гиперкубе можно наращивать. Степень одинакова для всех вершин. Отсутствие фиксированной архитектуры является и недостатком.

Диаметр гиперкуба пропорционален , где n – число вершин. При этом между любой парой вершин гиперкуба существует путь минимальной длины.

Выполнение операции поиска минимума на гиперкубе:

1. из правого куба пересылаются данные между одноименными вершинами, которые имеют разницу только в одном разряде:

2. 

3. 

4. 1 Особенностью гиперкуба является возможность моделирования на нем других сетевых архитектур. Тогда ребра куба моделируют каналы передачи информации.

Решение задачи быстрой сортировки на гиперкубе

Задача Quick Sort Hyper:

1. предполагается, что n элементов располагается по 2^d вершин гиперкуба. Каждая вершина содержит элементов;

2. каждый процессор сортирует свои n элементов независимо;

3. 0-я вершина гиперкуба определяет медиану своих n элементов;

4. 0-я вершина может рассылать свою медиану всем 2^d узлам.

1-й шаг – ребро 1

2-й шаг – ребро 2

3-й шаг – ребро 3

4-й шаг – ребро 4.

2.1. Матричные вс с ассоциативной обработкой инф-ции на примере вс pepe.

Элементные процессоры, объединенные в матрицы

б ыл реализован 1 квадрант (256 процессоров) => Illiac – IV; 1млрд операций в секунду (4-я часть от SOLOMON); Состоит из 4-х квадрантов; Каждый управляющий процессор имеет матрицу 8х8 Е

У каждого элементарного процессора имеется регистр режима работы, который определяет, как выполнить команду, или указывает , что команду выполнять не надо (определяет необходимость выполнения команды). (Подавались команды, они выполнялись процессорами. У процессора одна степень свободы: выполнить команду или не выполнить).

А = {а₁, а₂,… а₆₄} В = {b₁, b₂,… b₆₄} C = A + B. Достаточно одного такта матрицы 8Х8, чтобы выполнить команду С=А+В. а₁, b₂ – в первый процессор,…, а₆₄, b₆₄ – в 64 процессор. Эффективность – при режимах векторных и матричных вычислений.

Д ругие системы(наиболее известные): STARAN – радиолокационные задачи, управление воздушным движением, 32 ассоциативные матрицы. PEPE – “ансамбль параллельных процессоров” – противоракетная оборона, Bell Telphone Laboratories. Система PEPE сочетает ассоциативную обработку информации и организацию вычислений с помощью матричных процессоров.

АВУ – управление своим вычислительным устройством; Е + ОЗУ – элементарный процессор; БУ КУ – блок управления корреляционным устройством; БУ Е - блок управления элементарными процессорами; БУ АВУ – блок управления ассоциативным вычислительным устройством; Е – элементарный процессор; К – корреляционное устройство

Сочетание настройки, выполнения, … Ассоциативное ЗУ(запоминающее устройство) : не только блок хранения информации, но и логическая обработка данных, которые там находятся. Следующее направление связанно с матричной обработкой информации – Транспьютер (середина 70-х, Inmos – фирма, процессор назывался Т414). Транспьютер – элементарный процессор с RISK-архитектурой, который имел на плате специальный интерфейс для соединения с другими транспьютерами и организации в матрицы.