1.3 Характеристика серверних процесорів

Відповідно до назви, всі ЦП у системі підключаються послідовно до спільної системної шини і змушені ділити між собою її смугу пропускання. Цим визначаються як переваги, так і недоліки цієї архітектури. Поруч із економією кількості провідників і загальної вартості розробки виникають проблеми пропускної здатності системної шини, яка така істотна, що з великою кількістю ЦП (починаючи із восьмої) така топологія просто неприйнятна, оскільки затримки при зверненні до пам'яті дуже великі через чергу звернення до шини. Компенсацією недостатньої пропускної здатності системної шини може бути додавання значних локальних обсягів кеш-пам'яті до кожного ЦП. Загальна шина найбільш виконана в системах з цими двома процесорами. В чотирьох-процесорних системах обсяги кеш-пам'яті кожного ЦП доводиться збільшувати в 2-4 рази, що зумовлює значне зростання вартості кінцевої системи.

У зіркоподібної топології кожен ЦП має виділену системну шину, тож відсутня потреба у поділі доступу. Системні шини всіх ЦП підключаються безпосередньо до набору мікросхем. Хоча така архітектура і дозволяє мінімізувати залежність продуктивності ЦП від пропускної здатності системної шини, але накладає дуже високі вимоги на НМС і системну плату загалом, ускладнюючи їх проектування і збільшуючи вартість виробництва. Проте і цей підхід Демшевського не дозволяє підключити дуже багато ЦП — зіркоподібна топологія застосовується, зазвичай, в системах з цими двома чи чотирма процесорами.

Досить цікавий приклад зіркоподібної топології — двох-процесорні сервери Fujitsu RX 200. В основу покладено принцип швидкісного універсального комутатора, працюючого на тактовій частоті 220 МГц, що й виконує всі основні функції набору мікросхем. До нього по виділеним 128-бітним 220-МГц шинам (110 МГц із застосуванням технології DDR) підключаються ЦП SPARC64 V з тактовою частотою 2 ГГц і більше. Далі до нього ж підключаються два контролера оперативної пам'яті (DDR SDRAM 110 МГц), кожен із яких має свій 128-бітний канал даних, і два мости шини PCI — по 110-МГц 64-біт каналу. Ця схема забезпечує швидкісний обмін даними поміж усіма вузлами, але додавання, наприклад, ще чотирьох ЦП і двох контролерів оперативної пам'яті потребує серйозного перепроектування комутатора.

Рис. 2. Двох-процесорний сервер Fujitsu RX 200

У систем з комутаційною топологією проблем немає, властивих переліченим вище шинним архітектурам. У цій архітектурі ЦП немає НМС, а підключаються до комутатора, сполучення відбувається з іншими комутаторами. Механізм підключення може бути як простим (широка загальна шина), і ієрархічним (деревоподібна ієрархічна структура). За такою топологією можна проектувати системи з великою кількістю ЦП (до 1024).

Розглянемо комутаційну топологію з прикладу 16-процесорних серверів HP AlphaServer GS160. У основі архітектури лежить так званий Quad Building Block (QBB), у якому чотири ЦП Alpha 21264B (EV68C) з тактовою частотою до 1,22 ГГц, до 16 Мбайт B-cache за кожен ЦП, чотири модуля реєстрової SDRAM ЕСС загальним обсягом до 32 Гбайт, два модуля стабілізатора живлення, два 64-бітних 33-МГц РСI-інтерфейса, власне комутатор і інтерфейс GlobalPort для зв'язку з іншими комутаторами.

Рис. 3. Сервер HP AlphaServer GS160

Чотири таких QBB об'єднують в дворівневу деревоподібну структуру через головний комутатор, які перебувають на окремому модулі і забезпечують пропускну спроможність між двома окремо узятими QBB по 1,75 Гбайт/с у кожному напрямі.

Окремо стоять системи, у яких є контролер оперативної пам'яті, а вони часто й контролери периферійних шин інтегровані у ядро ЦП, тож потреба у системній шині відпадає. Такі системи будуються по NUMA-архітектурі.