50. Мультиплексор және демультиплексорға сипаттама беріңіз

Мультиплексор деп- сәйкес кірісінен бір шығысқа түскен сигналдарды коммутациялау үшін арналған құрылғы. Аналогты мультиплексорд болып переключатель саналады. Мультиплексорлар бірнеше ақпараттық сигнадардың біреуін шешеді, сондықтан оны жиі селектор немесе селектор-мультиплексор деп атайды

Мультиплексорлар әртүрлі электронды түйіндер мен құрылғыларда қолданылады. Қарапайым мысал ретінде есептің бағытын өзгерту үшін екі каналды мультиплексорды қолданатын реверсивті санағыштың жұмыс ұйымдастырылуын қарастыруға болады. Жаңа модельдерде мультиплексорлар микропроцессорларды ішкі шығысардың санын қысқарту мәселелерін шешу үшін қолданылады.

Демультитиплексор функционалды қатынаста кері мультиплексорлеу тапсырмасын орындайды және екілік кодпен басқарылатын сигналдар переключательдерін көрсетіледі. Ол бір ақпараттық кірістен және бірнеше адрестік кірістен тұрады, сонымен қатар бірнеше шығыстан тұрады. Төрт разрядты демультеплексордың схемасы мен УГО 1. суретте көрсетілген.

4.32-сурет. 8х1 мультиплексорының логикалық структурасы (а) және УГО (б)

4.33-сурет. 1х4 төртканалды демультиплексордың схемасы (а) және УГО (б)

Мультиплексор және демультиплексор структурасы бір-біріне ұқсас болғандықтан, кейбір серияларда мультиплексор ретінде де және демультиплексор ретінде де жұмыс істейтін микросхемалар бар.

51. Шифраторлар және дешифраторларға сипаттама беріңіз

Шифратор немесе кодер деп- өзінің кірісіндегі ақпараттық сигналды шығысында екілік кодқа айналдыратын функционалды элемент. Осыған орай кейде оны пазиционды кодты екілік кодка түрлендіргіш деп атайды. Шифраратордың сигнал берілетін кірісі активті деп аталады. Шифратордың негізгі жұмысы пернетақтадағы батырманы басқанда сигналды екілік кодқа түрлендіру. Мысалы, калькулятордың 10 сандық пернесінен екілік кодқа түрлендіру керек болсын.

1,а-суретте бұл тапсырманы орындайтын логикалық струтура келтірілген.

1-сурет. Шифратордың ішкі струурасы және УГО (а), толық емес (б) және толық дешифратор УГО (в)

Шифратордың шартты графикалық мағынасы CD (от англ.coder) әріптерінің негізгі аймағында болады. Өкінішке орай, мағынасы бойынша артықшылықты шифраторды қарапайым (артықшылықсыз) түрінен ажырату мүмкін емес.

Шифратордың нақты микросхемасы ақпаратты кіріс пен шығыстардан басқа каскадирование және стробирование мүмкіндіктерімен қамтамасыз ететін қосымша шығыстарға ие. Отандық шифраторлар ИВ мағынасына ие.

Атына сәйкес дешифратор шифраторға кері функцияны орындайды: кіріс сигналды түрлендіреді, ереже бойынша позиционды шығыс кодта екілікке. Сол кезде, кіріс сигналының кейбір комбинациялары кез келген бір шығыстағы сигналмен сәйкестендіреді.

2 – сурет. Дешифраторлардың каскадты байланысуы

Дешифратордың шартты мағынасы CD (от англ.decoder) әріптерінің негізгі аймағында болады. Егер дешифратордың шығыстарының саны кіріс сигналдарының мүмкін комбинациясының санымен сәйкес келсе, онда дешифраторды толық деп атайды. Егер дешифратордың шығыстарының саны кіріс сигналдарының мүмкін комбинациясының санынан кіші аз болса, онда дешифраторды толық емес деп атайды. Толық 2 × 4 дешифратордың логикалық структурасы 4.35, а – суретте көрсетілген.

Дешифраторлар – демультиплексорлар ақпаратты – өлшегіш және микропроцессорлық техникада коммутатор ретінде және сигналдарды бөлуші ретінде кең қолданысқа ие.

52. Сумматорлар және суммалаушы құрылғыларды түсіндіріңіз

Сумматорларды белгілі бір екілік кодта көрсетілген, сандарды қосу операциясын орындауға арналған электронды орталық (узел) ретінде қарастырамыз.

Бірразрядты екілік сандарды қосу кестесі НЕМЕСЕ элементінің ақиқат кестесімен сәйкес келеді, нәтижесін үлкен разрядқа ауыстыру мүмкіндігін есептеу үшін бұл түйінді (узел) ЖӘНЕ элементімен толтыру керек.

Мұндай сандық түйін жартысумматор (полусумматор) атауына ие. Оның логикалық структурасы, УГО мен ақиқат кестесі 1 – суретте келтірілген. Мұнда А және В – қоыслғыштар, S – сумманың кіші разряды, Р – үлкен разрядқа ауысудың шығысы.

1 – сурет. Логикалық структура (а), УГО (б) және жартысумматордың ақиқат кестесі (в)

Толық сумматордың функциясын жүзеге асыруға кіші разрядтың шығысынан мүмкін ауысуды есепке алу үшін үшінші кіріс болу керек. Солай, толық сумматорды схема бойынша (2, а - сурет) екі жарты сумматор негізінен құруға болады.

2 – сурет. Логикалық структура (а) және бірразрядты сумматордың УГО – сы (б)

Әдетте сумматорда операндтарды жүктеуге және суммалау нәтижесін сақтауға регистрлерді қолданады. Сол кезде, әрбір п – разрядты сумматорға разрядтылығы сәйкес келетін үш сақтау регистрін керек болады.