2.2.3 Схемы ттл ‑ транзисторно-транзисторной логики

2.2.3.1 Схема ттл ‑ транзисторно-транзисторной логики с простым инвертором

Транзисторно-транзисторная логика (рисунок 2.17) ‑ результат развития ДТЛ. Матрица диодов заменяется многоэмиттерным транзистором (МЭТ).

Это интегральный прибор, объединяющий функции диодных логических схем и транзисторного усилителя. МЭТ имеет несколько эмиттеров, расположенных так, что прямое взаимодействие между ними исключается. МЭТ позволяет увеличить быстродействие, снизить потребляемую мощность и усовершенствовать технологию изготовления микросхем. Так как МЭТ был разработан лишь на этапе интегральной схемотехники, то аналогов ТТЛ на дискретных компонентах не было.

ТТЛ относится к потенциальным элементам. При построении схем ЭВМ на их основе они соединяются потенциальными связями, т.е. без конденсаторов и трансформаторов.

Напряжение логической единицы U¹ = 2,4 В, напряжение логического нуля U⁰ < 0,4 В.

В схеме ртсунка 2.16 диоды VD₁…VD₃ заменены эмиттерными переходами МЭТ, D_СМ1, D_СМ2 ‑ коллекторными переходами МЭТ. Отпадает необходимость в Е_СМ и R₂.

Базовый элемент ТТЛ так же, как и ДТЛ выполняет логическую операцию И-НЕ. При низком уровне сигнала (логический 0) хотя бы на одном из входов многоэмиттерного транзистора МЭТ последний находится в состоянии насыщения, а VT₁ закрыт. На выходе схемы присутствует высокий уровень напряжения (логическая единица). При высоком уровне сигнала на всех входах МЭТ работает в активном инверсном режиме (эмиттерный переход смещен в обратном направлении, а коллекторный – в прямом), VT₁ находится в состоянии насыщения. На выходе схемы низкий уровень сигнала, т.е. ноль.

Описанный здесь базовый элемент ТТЛ, несмотря на упрощенную технологию изготовления, не нашел широкого применения из-за низкой помехоустойчивости, малого быстродействия при работе на емкостную нагрузку и малой нагрузочной способности.

Низкая нагрузочная способность или малый коэффициент разветвления объясняется следующим образом. Через R₂ при запертом транзисторе VT₁ текут входные токи нагрузочных элементов и если их много, увеличивается падение напряжения на коллекторной нагрузке R₂, уменьшается напряжение на коллекторе VT₁, т.е. значение верхнего логического уровня, нарушается работа схемы. Поэтому используется ТТЛ со сложным инвертором.

2.2.3.2 Схема ттл со сложным инвертором

Схема ТТЛ (рисунок 2.18) состоит из двух частей:

а) конъюнктора И, включающего многоэмиттерный транзистор МЭТ и резистор R₁. Схема И может иметь от 2 до 8 входов (увеличение количества входов расширяет логические возможности ТТЛ);

б) сложного инвертора НЕ, включающего в себя VT₁, VТ₂, VТ₃, VD, R₂, R₃, R₄.

В свою очередь сложный инвертор можно рассматривать, состоящим из фазорасщепляющего каскада и выходного усилителя.

Фазорасщепляющий или фазоинверсный каскад (состоит из VT₁, R₂, R₃) и служит для управления транзисторами VТ₂ и VТ₃. Транзистор VТ₁ увеличивает порог переключения, повышает помехоустойчивость ТТЛ.

Выходной усилитель (VТ₂, VТ₃, VD, R₄) представляет собой эмиттерный повторитель.

Транзисторы VТ₁, VТ₃ представляют составной транзистор или пару Дарлингтона. В статических режимах работы схемы VT₃ повторяет состояние VT₁. При запирании VT₁ база транзистора VT₃ через резистор R₃ подключается к корпусу, чем и обеспечивается закрытое состояние VT₃.

Транзистор VТ₂ может работать в активном режиме и в насыщении. Его состояние в статических режимах работы схемы всегда противоположно состояниюVT₃, следовательно, VT₁. При насыщенном транзисторе VT₃ транзистор VT₂ закрыт и наоборот. Транзисторы VТ₂, VТ₃ представляют собой не что иное, как двухтактный усилитель мощности.

Диод VD служит для надежного запирания VТ₂, когда открыт VТ₃. Повышая порог отпирания VT₂, он обеспечивает его закрытое состояние при насыщенном транзисторе VT₃. Действительно:

U_БЭ2 = U_КЭН1 + U_БЭ3 – U_КЭН3 – U_VD ≈ U _БЭ3 - U_VD < U_пор2, так как типичны значения: U_БЭ = 0,7 В; U_КЭ=0,3 В; U_VD = 0,7В; U_пор = 0,6В.

U_БЭ2 = U_Б2 ‑ (U_D+U_КЭ3) = U_КЭ1+U_БЭ3 ‑ U_D ‑ U_КЭ3 = 0,3 + 0,7 ‑ 0,7 ‑ 0,3 = 0.

Если VD отсутствует U_БЭ2 = U_КЭ1 + U_БЭ3 ‑ U_КЭ3 = 0,7В, при этом VТ₂ открыт.

U_БЭ2 = U_Б2 ‑ U_Э2 = (U_КЭ2+U_БЭ3н) ‑ (U_КЭ3н+U_D) = 0.

Если VT₁ насыщен, то через базуVT₃ протекает ток

I_Б3 = I_Э1 – I_R3 = [(E_К ‑ U_КЭН1 – U_БЭ3)/a₂·R₂] – (U_БЭ3/R₃).

Для обеспечения режима насыщения VT₃ при закрытых транзисторе VT₂ и диоде VD необходимо выполнить условие:

I_Б3·В₃ ≥ I_КН = n·I⁰_{ВХ НАГР}, где

n – число нагрузочных ТТЛ-схем, подключенных к выходу рассматриваемой схемы;

I⁰_{ВХ НАГР} – входной ток нагрузочной ТТЛ-схемы.

Отсюда можно определить нагрузочную способность данной схемы, т.е. максимальное число нагрузочных схем, при котором транзистор VT₃ еще работает в режиме насыщения:

n_МАКС = I_Б3·В₃ / I⁰_{ВХ НАГР}.

Резистор R₄ необходим:

а) для защиты VТ₂ и VD в случае короткого замыкания на выходе;

б) ограничения коллекторного тока VТ₂ при переключении схемы, из логического нуля в единицу. После запирания VT₁ транзистор VT₂ откроется раньше, чем закроется насыщенный транзистор VT₃, так как для выхода VT₃ из режима насыщения потребуется некоторое время для рассасывания неосновных носителей в базе. В результате в течение некоторого промежутка времени оба транзистора VT₂ и VT₃ открыты и по цепи, состоящей из элементов Е_к, VT₂, VD и VT₃, протекает ток, потребляемый от источника питания Е_к и возникает импульс помехи по шине питания. Для ограничения амплитуды помехи ставится R₄, равный примерно нескольким десяткам омов.

Схема работает следующим образом. Если хотя бы на одном из входов низкий уровень U⁰_ВХ эмиттерный переход МЭТ отпирается и течет ток: от +Е_К, через R_1, переход база-эмиттер на землю. Коллекторный переход МЭТ смещен в обратном направлении (МЭТ в активном режиме). Ток базы I_Б1 = 0, следовательно, транзистор VT₁ запирается. На коллекторе VT₁ высокий уровень напряжения U_К1 = Е_К. На эмиттере VT₁ напряжение U_Э1 = 0.

Транзистор VТ₂ отпирается током через резистор R₂. Так как U_Б3 = U_Э1 = 0, то транзистор VT₃ заперт и U_ВЫХ= U¹_ВЫХ.

Если же на всех входах ТТЛ высокий уровень U¹, эмиттерные переходы МЭТ запираются, потенциал базы увеличивается, коллекторный переход МЭТ смещается в прямом направлении. МЭТ работает в активно-инверсном режиме.

Транзисторы VТ₁ и VТ₃ открыты и насыщены. Транзистор VТ₂ и диод VD заперты. На выходе ТТЛ низкий уровень U_ВЫХ = U⁰ = 0. Следовательно, ТТЛ выполняет операцию И-НЕ, т.е. является элементом Шеффера.

Быстродействие схем ТТЛ определяется в основном переходными процессами при переключении транзисторов, а также зарядом паразитной суммарной емкости С_Н нагрузочных ТТЛ-схем. В схеме ТТЛ с простым инвертором (рисунок 2.17) заряд емкости С_Н происходит с большой постоянной времени через коллекторный резистор R₂, что ухудшает быстродействие схемы.

В схеме ТТЛ со сложным инвертором постоянная заряда нагрузочной емкости существенно уменьшается, так как емкость С_Н заряжается через выходное сопротивление транзистора VT₃ (R_{вых 3} << R₂), в схеме эмиттерного повторителя. За счет этого повышается быстродействие.