- •2. Минимизация булевых функций
- •2.1. Сущность и этапы минимизации бф
- •2.2. Минимизация бф преобразованием логических формул
- •2.3. Минимизация по методу Квайна–Мак-Класки
- •2.4. Метод Петрика
- •2.5. Обработка таблиц покрытий
- •2.6. Табличные способы минимизации
- •2.7. Минимизация булевых функций по картам Вейча
- •2.8. Минимизация неполностью определенных функций
- •2.9. Минимизация слабоопределенных бф
- •2.10. Построение схем в базисах Шеффера и Пирса
- •2.11. Вопросы и упражнения
2.2. Минимизация бф преобразованием логических формул
При несложных задачах проектирования схем можно использовать законы булевой алгебры п.1.6 для упрощения логических выражений.
Рассмотрим метод на простых примерах.
Пример 2.1. Построить минимальную схему полусумматора в булевом базисе.
Решение.
Полусумматор (
)
или схема ОС-2 для сложения двух двоичных
чисел без учета переноса из предыдущего
разряда может быть представлена рис.
2.2, а,
где ОС-2 (одноразрядный сумматор на 2
входа), а рис. 2.2, б
его обозначение на логических схемах.
|
Таблица 2.1. Полусумматор
|
||||||||||||||||||||
Рис. 2.2. Одноразрядный сумматор а) общее обозначение; б) обозначение на функциональных схемах |
Логику
полусумматора легко представить таблицей
истинности для сложения двоичных чисел
(табл. 2.1), где
- перенос, а
- сумма в данном разряде. Находим
логические выражения в ДНФ для функций
и
.
.
(2.5)
Для реализации функции (2.5) потребуются 3 конъюнктора, дизъюнктор и два инвертора. Схема будет иметь вид рис. 2.3.
Попробуем уменьшить цену по Квайну, которая равна
Запишем второе уравнение (2.5) в КНФ
.
(2.6)
Реализуем 1-е уравнение (2.5) и уравнение (2.6) в виде схемы (рис. 2.4).
|
|
Рис. 2.3. Первая схема полусумматора |
Рис. 2.4. Вторая схема полусумматора |
Определим цену по Квайну схемы рис. 2.3 как суммарное число входов логических элементов
Это абсолютно минимальная цена по Квайну для полусумматора.
Пример
2.2. Построить на базе полусумматоров
ОС-2 полный сумматор
на 3 входа (ОС-3) (рис. 2.5). Он отличается
тем, что имеет третий вход для переноса
из предыдущего разряда, что позволяет
строить многоразрядные сумматоры в
компьютерах.
Решение.
Запишем очевидную таблицу истинности
для сложения трех входных бит (табл.
2.2) с выходными функциями
- перенос в следующий разряд и
- сумма в данном разряде. Возможны 8
комбинаций
,
.
По таблице 2.2 запишем ДСНФ для функций и (п. 2.7), (2.8):
|
Таблица 2.2 Сумматор
|
|||||||||||||||||||||||||||||||||||||||||||||
Рис. 2.5. Одноразрядный полный сумматор |
В соответствии с заданием выделим из уравнений (2.7) и (2.8) суммы по модулю два
(2.9)
В
уравнение для
входит первая полусумма
,
соответствующая второму уравнению
(2.5) полусумматора и составляющая переноса
.
В уравнении для
можно выделить полусумму
и функцию равнозначности
- инверсную к сложению по модулю два,
которые вместе с
и
образуют выражение
,
что в свою очередь образует сумму по
модулю два
или
.
Система
функций (2.9) позволяет построить полный
сумматор из двух полусумматоров и схемы
“ИЛИ” (рис. 2.6). Первый полусумматор
вырабатывает первую полусумму
и первую составляющую переноса
,
второй – полную сумму
и вторую составляющую переноса
.
На дизъюнкторе формируется бит переноса
.
|
Рис. 2.6. Сумматор из полусумматоров |
Определим
теперь быстродействие сумматора исходя
из задержек схемы по переносу и из
задержек по сумме в одном разряде. Для
построения многоразрядных сумматоров
наиболее важна минимальная задержка
переноса (
),
так как перенос может пробегать через
все разряды, а задержка суммы
сказывается только в старших разрядах.
Так задержки для полусумматора
;
,
а задержки для полного сумматора по схеме рис. 2.6 будут равны
,
.
Задержки
переноса сравнительно велики по сравнению
с другими схемами сумматоров (например,
при числе разрядов
,
),
но по экономичности эта схема превосходит
другие.
