УКРАИНАНЫҢ БІЛІМ ЖӘНЕ ҒЫЛЫМ МИНИСТРЛІГІ

РАДИОЭЛЕКТРОНИКАНЫҢ ХАРЬКОВ ҰЛТТЫҚ УНИВЕРСИТЕТІ

ХАХАНОВ В.И.

ХАХАНОВА И.В.

ЛИТВИНОВА Е.И.

ГУЗЬ О.А.

КРИСТАЛДАҒЫ САНДЫҚ

ЖҮЙЕЛЕРДІҢ ВЕРИФИКАЦИЯСЫ

ЖӘНЕ ЖОБАЛАНУЫ

Verilog & system verilog

Оқу құралы

Жариялауға Радиоэлектрониканың Харьков атындағы

ұлттық университетінің Ғылыми Кеңесімен ұсынылған

Новое слово

2010

КІРІСПЕ

Оқу құралын шығару қажеттігі мерзімді Hardware иyдустриясының жоғары қызығушылығымен және энергия үнемдеуші жобалау тіліне студенттік аудитория, компактілі және SoC және SiP негізделген арнайы сандық аппартура. Аппаратуралық іске асыру кезіндегі уақыттық шығындар аналогтық программалық өнімнің жасалу периодына тең. Соңғы жылдары Software үшін tame-to-market және Hardware Design айырмашылық силикондық кристалдар және оның барлық кезеңдердегі жобалау (Gate, level, RTL, System level) өнімін автоматтандыру кезінде наноэлектроникада технологиялық жетістіктер арқасында жоғала бастады. Компьютерлік және бағдарламалық инженерия SoC және SiP компоненттерін құрудағы байланысты өзара қызығушылықтар, және Software/ Hardware немесе Codesign Elektronics System Level(ESL) Design өздерінің әдістерімен орындалуда. Іске асыру ойы – темірде неме бағдарламаны – формальды метрика жобасы сандық жүйенің жылдам жұмыс жасайтын немесе иілгіштік, арнайы немесе әмбебап,шағын немесе дециметрлік, жоғары немесе төмен энергия жұмсалуы оның нарықтық тартымдылығына байланысты. Аппаратура жағындағы таңдау аппаратты бағдарланған және жүйелік тілде, сондай ақ Verilog және System Verilog-да өнеркәсіптік қолдануды ілестіреді. Студенттер арасында аппараттық іске асыру жолына кітаптардың авторы шара мүмкіндіктерін тоқтататын нарық үшін функционалды шешімі қызығушылығы бар психологиялық тосқауылдар болады.

Шығарылым мақсаты – оқырманға жобалау технологиясының синтезін және мамандандырылған индустриалды бағдарланған Verilog тіліне негізделген және System Verilog бағдарламалық өнім жасау мөлшерлес период уақытында шағын компьютерлерді ұсыну. Мақсатқа жету үшін аппаратураны сипаттайтын екі тіл қарастырылады: Verilog және System Verilog. Олар C++ бағдарламасы Software тілінде қиын емес, бірақ оң жақтары да бар. Аппаратурны сипаттайтын тілдер жүйелік деңгейде (System Verilog) верификация жобасына кететін уақыттың азаюына бағдарланған, кристалдағы функционалдық іске асыру параллелдік және ең жоғары жылдам жұмыс жасауына негізделген.

Аталған кітап пен шығарылып қойған басылымдардан айырмашылығы: 1) жаңа SoC және SiP үшін Design & Test-тің жаңа технологияларының ұсынылуы. 2) Жобалау үшін аппаратураның сипаттауын барлық тілде салыстыру мен талдау, кристалда сандық жүйенің тесттік және уақытша верификациясы. 3) Компактілік және құрылымдық материалға шетел тілі терминдерді енгізуі. 4) жобалаужәне санды жүйе верификациясы бойынша шетелдік танымал көздерді барынша аз мөлшерін қолдану, сондай ақ Харьков Ұлттық унивеситетінде радиоэектрониканы Hardware Design Automation курсын оқыту тәжірибесі.

Баспаның мәні - силиконды кристалдың фонында шұра қуатты 700 млн. жуық транзисторлардан тұратын, RTL жобалауы мен жүйелік жолды көрсететін, тесттілік пен уақытша верификация, сондай ақ синиезді функционалдауда IEEE стандарттарын жобалау мен жаңа ESL Design технологияларын қолданатын негізгі Verilog және System Verilog тілі қолдану. Жалпы жағдайда жүйелік тұрғы аппатарураны сипаттауда тілдердің қолданылуын білдіреді: VHDL, Verilog, System C, System Verilog, UML, PSL, SVA, OVA; жүйелік бағдарламар: C++, Assembler, C, Web дизайн – HTML, Flash, Java, Net; Internet бағдарламалары: PHP, ASP, JSP, Java, Net, C#; мәліметсіз бағдарламалар: C#, Java, Net. Дегенмен, авторлар екі тілге тоқталды: SoC және SiP компоненттерін Software/ Hardware-де әсерлі етіп құруға жеткілікті Verilog және System Verilog тілдері. Соедай ақ оқулықта автордың көзқарасымен оқырман өздерінің жобалық жұмыстарын және сандық жүйелерін конструктивті шешімдері әр түрлі түрдегі SoC және SiP түрінде көретін қызықты шағылысулар табылды.

Басылымның құрылымы 5 тараудан, 24 бөлімнен және 204 бөлімшеден тұрады, оларда: 1) пакетте сандық жүйелердің орналасуы үшін жаңа технологиялар мен конструктивтер, сондай ақ ассерция механизіміне негізделген жүйелік верификация. 2) Verilog тілі – tesnbench технолгиясы мен IEEE 1500 стандартына негізделген диагностикалық қызмет көрсету сандық жүйесінде инфрақұрылымдар мен компоненттерді функционалды талдау мен сиппаттау үшін. 3) System Verilog тілі – tesnbench және ассерциялы артықшылықты қолдануға негізделген жоба верификациясы мен SoC функционалдылық спецификацияларын сипаттау үшін. 4) Уақытша верификация – қазіргі сандық жүйеде жарыстарды шектеу мен моделдеу, технологияларды синхрондауды қарастырады. Барлық бөлімдерде бағдарланған қосымшаны, талдау мысалдары, сандық компоненттердің верификациялары қамтылған. Әр бөлімнің соңында көрсетілген сұрақтар мен тапсырмалар ондағы жылтыратылған білім мен білуді жабады.

Автордың көзқарасы бойынша, HDL тілін қолдану мен үйрену аумағында біршама маңызды болып табылатын тапсырмалар: 1) SoC және SiP жобалауы үшін аппаратураны сипаттау тілдерінің синтаксистік пен семантикалық қабілеттерінің айырмалықтары жіне классификациясы. 2) негізі функционалдықтың қосымшасы ретінде IEEE стандартты жобалауының негізінде сандық жүйенің пакетінде иерархиялық сервистік қызмет көрсету инфрақұрылымының жүйелік сипаттауы. 3) тесттілеу үшін жүйелік модельдер мен технолгиялардың сипаттауы мен әзірленуі, HDL кодта қателерді түзету және верификация. 4) SiP компоненттері жады, логика, бағдарламалық және басқару модулдері мен сандық өнімдерді талдау және верификация үшін жүйелік кітапханаларда жетекші серіктестіктерді әсерлі қолдану.