Некоторые сферы применения[править | править исходный текст]

ПЛИС широко используется для построения различных по сложности и по возможностям цифровых устройств.

Это приложения, где необходимо большое количество портов ввода-вывода (бывают ПЛИС с более чем 1000 выводов («пинов»)), цифровая обработка сигнала (ЦОС), цифровая видеоаудиоаппаратура, высокоскоростная передача данных, криптография, проектирование и прототипирование ASIC, в качестве мостов (коммутаторов) между системами с различной логикой и напряжением питания, реализациянейрочипов, моделирование квантовых вычислений.

В современных периферийных и основных компьютерных устройствах платы расширения в системе Plug and Play имеют специальную микросхему — ПЛИС, которая позволяет плате сообщать свой идентификатор и список требуемых и поддерживаемых ресурсов.

Типы плис[править | править исходный текст] Ранние плис[править | править исходный текст]

В 1970 году компания Texas Instruments разработала маскируемые (программируемые с помощью маски, англ. mask-programmable) ИС основанные на ассоциативном ПЗУ (ROAM) фирмы IBM. Эта микросхема, TMS2000, программировалась чередованием металлических слоёв в процессе производства ИС. TMS2000 имела до 17 входов и 18 выходов с 8-ю JK-триггерами в качестве памяти. Для этих устройств компания TI ввела термин Programmable Logic Array(PLA) — программируемая логическая матрица.

Pal[править | править исходный текст]

Основная статья: PAL (ПЛИС)

Этот раздел не завершён. Вы поможете проекту, исправив и дополнив его.

PAL (англ.  Programmable Array Logic) — программируемый массив (матрица) логики. В СССР PLA и PLM не различались и обозначились как ПЛМ. Разница между ними состоит в доступности программирования внутренней структуры (матриц) ПЛМ.

Gal[править | править исходный текст]

Основная статья: GAL

Этот раздел не завершён. Вы поможете проекту, исправив и дополнив его.

GAL (Gate Array Logic) - это ПЛИС, имеющие программируемую матрицу "И" и фиксированную матрицу "ИЛИ".

Cpld[править | править исходный текст]

Основная статья: CPLD

CPLD (англ. complex programmable logic device — сложные программируемые логические устройства) содержат относительно крупные программируемые логические блоки — макроячейки, соединённые с внешними выводами и внутренними шинами. Функциональность CPLD кодируется в энергонезависимой памяти, поэтому нет необходимости их перепрограммировать при включении. Может применяться для расширения числа входов/выходов рядом с большими кристаллами, или для предобработки сигналов (например, контроллер COM-порта, USB, VGA).

Fpga[править | править исходный текст]

Основная статья: FPGA

FPGA (англ. field-programmable gate array) содержат блоки умножения-суммирования, которые широко применяются при обработке сигналов (DSP), а также логические элементы (как правило, на базе таблиц перекодировки — таблиц истинности) и их блоки коммутации. FPGA обычно используются для обработки сигналов, имеют больше логических элементов и более гибкую архитектуру, чем CPLD. Программа для FPGA хранится в распределённой памяти, которая может быть выполнена как на основе энергозависимых ячеек статического ОЗУ (подобные микросхемы производят, например, фирмы Xilinx и Altera) — в этом случае программа не сохраняется при исчезновении электропитания микросхемы, так и на основе энергонезависимых ячеек Flash-памяти или перемычек antifuse (такие микросхемы производит фирма Actel и Lattice Semiconductor) — в этих случаях программа сохраняется при исчезновении электропитания. Если программа хранится в энергозависимой памяти, то при каждом включении питания микросхемы необходимо заново конфигурировать её при помощи начального загрузчика, который может быть встроен и в саму FPGA. Альтернативой ПЛИС FPGA являются более медленные цифровые процессоры обработки сигналов. FPGA применяются также, как ускорители универсальных процессоров в суперкомпьютерах (например: Cray — XD1, SGI — Проект RASC).

23) Аналогово-Цифровые преобразователи и Цифро-Аналоговые Преобразователи

Простейшим по пониманию принципов работы (но отнюдь не по внутреннему устройству) является параллельный аналого-цифровой преобразователь (flash ADC). Рассмотрим его работу на примере схемы трехразрядного параллельного АЦП, приведенной на рисунке 1.

Рисунок 1. Принципиальная схема трехразрядного параллельного АЦП

В этой схеме аналоговый сигнал U_вх подается на соответствующий вход АЦП. Одновременно на другой его вход подается опорное напряжение U_REF. Это напряжение при помощи резистивного делителя, состоящего из резисторов с одинаковым сопротивлением, делится на семь одинаковых уровней.

Основой параллельного аналогоцифрового преобразователя являются семь аналоговых компараторов, которые сравнивают входной сигнал АЦП с опорным напряжением, подаваемым на их второй вход. Если напряжение на входе компаратора превышает напряжение на его инвертирующем входе, то на выходе компаратора формируется напряжение логической единицы. Аналоговые компараторы по внутреннему устройству очень похожи на операционные услилители с дифференциальным входом. Отличием является наличие цифрового выходного каскада (с ТТЛ или ЭСЛ логическими уровнями).

Если напряжение на входе аналого-цифрового преобразователя меньше всех напряжений, подаваемых на опорные (инвертирующие) входы компараторов, то на всех выходах компараторов формируются нулевые уровни сигналов. Код на выходе линейки компараторов будет равен 0000000_b.

Постепенно повышая уровень входного сигнала можно превысить напряжение на опорном входе нижнего компаратора. В этом случае на его выходе сформируется уровень логической единицы. Код на выходе линейки компараторов примет значение 0000001. При дальнейшем увеличении уровня сигнала на входе параллельного АЦП код будет принимать значения 0000011, 0000111, и так далее. Максимальное значение кода 1111111 будет выдано на выходе линейки компараторов параллельного аналого-цифрового преобразователя при превышении входным сигналом значения сигнала на опорном входе самого верхнего компаратора.

Итак, мы достигли напряжения полной шкалы аналого-цифрового преобразователя (АЦП). Однако, как вы заметили, код, получаемый на выходе линейки компараторов состоит из нулей и единиц, но не является при этом двоичным, поэтому для его приведения к двоичному виду потребуется специальная цифровая схема — преобразователь кодов (шифратор).

____________________________________________________________

Триггер Шмитта представляет собой RS-триггер, управляемый одним входным аналоговым сигналом, с двумя разными напряжениями переключения в "1" и в "0", причём, напряжение переключения в "1" выше напряжения переключения в "0".

Простые реализации (быстродействующие, без обратной связи) состоят из RS-триггера и троичного компаратора на входе RS-триггера, в котором два напряжения сравнения, для переключения в "0" и для переключения в "1", устанавливаются раздельно