Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Учебное пособие 3231 данилюк.doc
Скачиваний:
2
Добавлен:
01.05.2025
Размер:
5.83 Mб
Скачать

2.2. Структурные модели дискретных устройств

2.2.1. Причины, обусловившие развитие структурного подхода к моделированию

Для многих задач анализа, синтеза, а также диагноза технического состояния дискретных устройств недостаточно их функционального описания. Этим объясняется необходимость разработки и применения структурных математических моделей, т.е. моделей, отражающих не только функции, реализуемые устройством, но и его внутреннюю организацию или структуру. Такой подход выше был назван структурным [30].

Дискретные устройства состоят, как правило, из ряда однотипных или даже одинаковых компонент, соединенных между собой с целью получения определенных функциональных зависимостей. Компонента устройства это конструктивно и функционально законченная элементарная часть, не подлежащая дальнейшему расщеплению. Поэтому для описания компоненты достаточно той или иной ее функциональной математической модели.

Понятие логического элемента. Под логическим элементом комбинационного устройства будем понимать его компоненту i, которая может рассматриваться как комбинационное подустройство с пi, входами и ki выходами, реализующее определенную систему передаточных функций, заданных с помощью одной из математических моделей в рамках функционального подхода.

2.2.2. Допущения, используемые при структурном подходе к моделированию комбинационных дискретных устройств

При структурном подходе к моделированию комбинационных дискретных устройств приняты следующие допущения [30]:

  1. Ограничимся рассмотрением одновыходных логических элементов.

  2. Многовыходные логические элементы будем представлять совокупностями одновыходных элементов с объединением их одноименных входов.

  3. Основное рассмотрение будем вести относительно логических элементов, обладающих свойством односторонней проводимости (от входов к выходу), свойством разделительности (независимости) входов и свойством существенности всех ni, входов. Примерами таких элементов являются бесконтактные полупроводниковые логические элементы.

2.2.3. Логическая сеть – основная структурная математическая модель комбинационного устройства

В качестве структурной математической модели комбинационного устройства обычно принимается правильная логическая сеть (схема). Дадим неформальное определение логической сети, близкое к известному инженерному понятию функциональной схемы устройства и получившее удобную интерпретацию на языке графов. Но для этого первоначально следует определить ряд вспомогательных понятий.

Базисом логической сети назовем множество функционально разных логических элементов устройства и обозначим его символом Н.

2.2.4. Понятие правильной логической сети

Логическая сеть определяется множеством {i} логических элементов из базиса Н, множеством {х} входных полюсов и множеством {z} выходных полюсов. Каждому входному (выходному) полюсу взаимнооднозначно соответствует входная переменная х, = 1, 2, …, п (выходная функция z, = 1, 2, …, k). Кроме того, для логической сети задаются соединения входных полюсов с входами элементов, соединения выходов элементов с выходными полюсами и, наконец, соединения выходов одних элементов с входами других элементов. В частном случае входной полюс может быть соединен с выходным полюсом. Для представления входного полюса или выхода элемента, соединенного с несколькими входами элементов или выходными полюсами, в логической сети предусматривается узел разветвления (рис. 15). Условимся под соединением или узлом сети подразумевать связь входного полюса, выхода элемента или узла разветвления с входом элемента, с выходным полюсом или с узлом разветвления. Связь узла разветвления с входом элемента или выходным полюсом будем называть ветвью разветвления.

  1. Иллюстрация понятий «узел разветвления», «узел сети»

Логическую сеть, представляющую комбинационное бесконтактное устройство, называют правильной, если никакие два выхода элементов не соединены вместе и если каждую из k функций, реализуемых на выходных полюсах сети, можно представить как булеву функцию входных переменных, сопоставленных п входным полюсам сети.