10.3 Тактовый генератор
Тактовый генератор имеет в своем составе низкочастотный RC-генератор, главный осциллятор и модуль ФАПЧ (PLL). Ниже приведены основные характеристики тактового генератора.
Частота RC-генератора: 22 кГц … 42 кГц
Частота основного тактового генератора: 3МГц … 20 МГц
Выход основного тактового генератора может быть программно отключен
Выходная частота модуля ФАПЧ: 80МГц … 220 МГц
Выходные сигналы тактового генератора: SLCK, MAINCK и PLLCK
Рисунок
10-4. Структурная схема тактового генератора
10.4 Контроллер управления потребляемой мощностью
Контроллер управления потребляемой мощностью использует выходы тактового генератора для формирования следующих синхронизирующих сигналов:
синхронизирующий сигнал процессора (PCK);
главный синхронизирующий сигнал (MCK);
синхронизирующий сигнал USB порта (UDPCK), кроме AT91SAM7S32;
независимые синхронизирующие сигналы периферийных модулей;
три программно управляемых внешних тактовых выхода.
Синхронизирующий сигнал процессора (PCK) программно настраивается на частоту от нескольких сот кГц до максимальной рабочей частоты микроконтроллера.
Главный синхронизирующий сигнал (MCK) отключается тогда, когда процессор переходит холостой режим работы, таким образом, уменьшая общую потребляемую мощность.
Рисунок
10-5. Структурная схема контроллера
управления потребляемой мощностью
Расширенный контроллер прерываний и модуль внутрисхемной отладки
10.5 Расширенный Контроллер Прерываний
Управление внутренними линиями прерывания процессора ARM (nIRQ и nFIQ)
Индивидуально маскируемые источники прерывания, каждый с собственным вектором
Источник 0 зарезервирован для Быстрого Прерывания (FIQ)
Источник 1 зарезервирован для системной периферии: RTT, PIT, EFC, PMC, DBGU и др.
Остальные источники предназначены для прерываний от периферийных модулей и внешних прерываний
Программируемые внутренние и внешние источники прерываний как по фронту/срезу, так и по низкому/высокому уровню
8-уровневый контроллер приоритета прерываний
Обслуживание прерываний ядра процессора
Управление приоритетами прерываний
Поддержка вложенных прерываний
Векторы прерываний
Оптимизация процесса передачи управления обработчикам прерываний и их выполнения
Один 32-битный регистр для всех 32-х векторов прерываний
Регистр векторов прерываний, хранящий вектор текущего возникшего прерывания
Защитный режим
Упрощение процесса отладки, благодаря запрету некоторых прерываний
Симуляция быстрого прерывания
Возможность переключения любого источника прерываний в качестве быстрого прерывания FIQ
Маскирование прерываний
Выполнение синхронизации событий процессора без необходимости формирования прерываний
10.6 Модуль внутрисхемной отладки
Модуль внутрисхемной отладки состоит из следующих узлов:
Один полнодуплексный двухвыводный UART
Один интерфейс для поддержки отладочного канала связи (DDC)
Один набор регистров с уникальными идентификационными номерами микроконтроллера
Один интерфейс, предоставляющий доступ через внутрисхемный эмулятор (ICE)
Двухвыводный полнодуплексный UART
Полностью совместим с USART
Программируемый генератор битовых интервалов
Контроль за ошибками четности/нечетности и ошибкой кадра
Режимы автоматического эха, каналы внутренней и внешней петли обратной связи.
Поддержка отладочного канала связи
Аппаратная доступ к сигналам COMMRX и COMMTX из ARM ядра процессора
Идентификационные Регистры Чипа (ID)
Определение номера ревизии микроконтроллера, размера встроенной флэш-памяти и встроенной статической памяти и набора встроенных периферийных модулей
Идентификационный номер AT91SAM7S256 (версия 0): ID = 0x270B0940
Идентификационный номер AT91SAM7S128 (версия 0): ID = 0x270A0740
Идентификационный номер AT91SAM7S64 (версия 0): ID = 0x27090540
Идентификационный номер AT91SAM7S321 (версия 0): ID = 0x27080342
Идентификационный номер AT91SAM7S32 (версия 0): ID = 0x27083040