35. Большие интегральные схемы(бис) запоминающихся устройств(зу). Организация бис зу

Большая интегральная схема (БИС) - интегральная схема (ИС) с высокой степенью интеграции (число элементов в ней достигает 10000), используется в электронной аппаратуре как функционально законченный узел устройств вычислительной техники, автоматики, измерительной техники и др.

По количеству элементов все интегральные схемы условно делят на следующие категории:

■ простые (ПИС) - с количеством элементов в кристалле до 10,

■ малые (МИС) - до 100,

■ средние (СИС) - до 1000,

■ большие (БИС) - до 10000,

■ сверхбольшие (СБИС) - 1000000,

■ ультрабольшие (УБИС) - до 1000000000,

■ гигабольшие (ГБИС) - более 1000000000 элементов в кристалле.

Интегральные микросхемы (ИМ), содержащие более 100 элементов, называют микросхемами повышенного уровня интеграции.

Использование БИС сопровождается резким улучшением всех основных показателей по сравнению с аналогичным функциональным комплексом, выполненным на отдельных ИС. Интеграция ИС на одном кристалле приводит к уменьшению количества корпусов, числа сборочных и монтажных операций, количества внешних - наименее надежных - соединений. Это способствует уменьшению размеров, массы, стоимости и повышению надежности.

Дополнительными преимуществами от интеграции ИС являются уменьшение общего количества контактных площадок, сокращение длины соединений, а также меньший разброс параметров, поскольку все ИС расположены на одном кристалле и изготовлены в едином технологическом цикле.

Опыт разработки БИС выявил также и ряд общих проблем, которые ограничивают повышение степени интеграции и которые, нужно, решать в процессе дальнейшего развития микроэлектроники:

■ проблема теплоотвода,

■ проблема межсоединений,

■ проблема контроля параметров,

■ физические ограничения на размеры элементов.

В 1964 г. впервые на базе БИС, фирма IBM выпустила шесть моделей семейства IBM 360.

Примерами БИС также могут служить схемы памяти на 4 бит и более, арифметико-логические и управляющие устройства ЭВМ, цифровые фильтры. ИС предназначены для решения самых разнообразных задач, поэтому изготовляется сочетанием методов, находящихся в арсенале полупроводниковой, тонко- и толстопленочной технологий.

ИМ принято классифицировать по способам изготовления и по получаемым при этом структурам на полупроводниковые и гибридные.

Полупроводниковая ИМ представляет собой ИС, в которой все элементы и соединения между ними выполнены в едином объеме и на единой поверхности полупроводниковой пластины.

В гибридных микросхемах пассивные компоненты (резисторы и конденсаторы) наносятся на поверхность диэлектрической пластинки, активные (транзисторы) выполняются в виде отдельных дискретных миниатюрных компонентов и присоединяются к микросхеме.

36. Двоичные счётчики

Счетчик представляет собой устройство, состояние которого определяется числом поступивших на его вход импульсов. Счетчики используют для подсчета числа импульсов и фиксации этого числа в заданном коде, деления частоты следования импульсов, формирования последовательностей импульсов и кодов управления цифровыми блоками.

Выпускаются счетчики, отличающиеся назначением (двоичные, десятичные, с произвольным модулем счета), типом и количеством используемых счетных ячеек (триггеров), организацией связи (последовательный или параллельный перенос сигналов между разрядами), направлением счета (суммирующие, вычитающие, реверсивные), способом управления (синхронные, асинхронные).

Двоичный n – разрядный счетчик содержит n каскадно-соединенных ячеек, в качестве которых используют счетные Т–триггеры

При поступлении входных импульсов по их спаду происходит последовательное изменение состояния всех триггеров (рис.6.29,б). Такое переключение, называемое естественным порядком счета, позволяет запомнить в двоичном коде N =2n поступивших импульсов. Например, к моменту t1 на вход воздействовало три положительных импульса и на выходах зафиксировано двоичное число 011 = 32. При поступлении импульса с номером 2 n счетчик вновь переходит в нулевое состояние и повторяет цикл счета. Счетчик обычно снабжен входом S для предварительной записи кода заданного числа и входом R, по которому все разряды можно установить нулевое состояние.

Период следования периодически повторяющихся импульсов на выходе каждого последующего каскада увеличивается вдвое по сравнением с предшествующим, т.е. происходит удвоение частоты следования, что находит отражение в названии «счетчик – делитель».

К характерным параметрам счетчика относят емкость и быстродействие. Под емкостью понимают число импульсов, доступное счету за один цикл, называемое модулем счета Ксч (для двоичного счетчика Ксч = 2 n ). Быстродействие характеризуют временем установления кода tуст, т.е. времени с момента поступления входного сигнала до перехода счетчика в новое устойчивое состояние и разрешающей способностью tр, определяемым как минимальный интервал между двумя входными сигналами, не приводящий к сбоям. Обратную разрешающей способности величину называют максимальной частотой счета Fmax.

Время установления кода зависит от параметров триггеров и способа организации переноса, т.е. прохождения сигналов между триггерами. В двоичном счетчике с последовательным переносом каждая последующая ячейка переключается сигналом, формируемым на выходе предыдущего разряда, и при переключении всех триггеров в момент завершения цикла новое состояние установится с задержкой tз = n tп , где n и tп – число триггеров и время переключения каждого.

Для уменьшения времени задержки распространения применяют счетчики с параллельным переносом, в которых комбинационная схема, которая обеспечивает одновременный перенос во всех разрядах. В таких счетчиках, построенных на JK- триггерах, счетные импульсы поступают одновременно на входы триггеров всех разрядов