
- •Архітектура пеом
- •1. Інтервальний таймер і8253/і8254 на платі івм рс: принцип будови та функціонування
- •2.Програмування інтервального таймера на рівні портів
- •3.!Читання конcтант перерахунку каналів інтервального таймера і8253/і8254
- •4.! Читання байту стану каналів 0-2 інтервального таймера: спосіб 1, 2.
- •5.! Системний час в івм рс: таймер bios (таймер ос).
- •6.Засоби bios та ос для роботи з таймером bios.
- •7.Реальний час в івм рс: годинник реального часу (rtc)
- •8.Функціональна схема годинника реального часу та порти доступу (rtc) на платі ibm pc.
- •9. Керуючі та регістри стану годинника реального часу (rtc).
- •10.Сигнальне переривання від годинника реального часу (rtc).
- •11. Періодичне переривання від годинника реального часу (rtc).
- •12.Програмування годинника реального часу (rtc).
- •13.Апаратна реалізація порту послідовної передачі даних на платі ibm pc, принцип побудови уапп.
- •14. Порти асинхронного адаптера та їх призначення
- •16. Контролер прямого доступу до пам’яті (dma). Призначення і основні функції
- •17.! Регістри каналів контролера прямого доступу до пам’яті (dma).
- •18.!Алгоритм ініціалізації контролера прямого доступу до пам’яті (dma).
- •19.! Реалізація прямого доступу до пам’яті (пдп) в івм рс ат
- •20.! Контролер переривань на платі івм рс (і8259): принцип будови та функціонування
- •21.Загальна схема переривань в івм рс ат
- •22.Види переривань: апаратні та програмні переривання
- •23.Особливості обробки апаратних переривань, пріоритети обслуговування запитів на переривання та їх зміна.
- •24. Суть і призначення векторів переривань. Таблиця векторів переривань та зміна її елементів.
- •25.! Порти доступу до контролера переривань на платі івм рс
- •27.Керування пам`яттю. Сегментація пам`яті.
- •28.Дескрипторні таблиці. Селектори сегментів.
- •29.Сторінкова організація пам`яті, сторінкове перетворення адреси.
- •30.Алгоритм сегмента сторінкової адресації.
28.Дескрипторні таблиці. Селектори сегментів.
Сегментні регістри CS, DS, SS і ES зберігають не самі базові (початкові) адреси сегментів, а селектори, що визначають адреси в пам'яті, пояким зберігаються дескриптори (описувачі) сегментів. Область пам'яті з дескрипторами називається таблицею дескрипторів.
Селектор в машині Pentium II. Коли селектор завантажується в сегментний регістр, відповідний дескриптор викликається з локальної таблиці дескрипторів або з глобальної таблиці дескрипторів і зберігається у внутрішніх регістрах контролера управління пам'яттю, тому до нього можна швидкоотримати доступ. Дескриптор складається з 8 байтів.
Селектор в системі Pentium. Під час завантаження селектора в сегментний регістр відповідний дескриптор витягується злокальної або глобальної таблиці дескрипторів і зберігається в мікропрограмних регістрах, що забезпечує до нього швидкий доступ.
Дескриптор – це структура даних, яка представляє відкритий екземпляр базового об'єкта операційної системи, наприклад, файл, ключ реєстру, об’єкт синхронізації тощо. Дескриптор однозначно ідентифікує створений об'єкт і надає доступ до об'єкта, дозволяючи читати та змінювати його стан.
29.Сторінкова організація пам`яті, сторінкове перетворення адреси.
До основних технологій реалізації віртуальної пам'яті крім сегментації належить сторінкова організація пам'яті (paging). Її головна ідея — розподіл пам'яті блоками фіксованої довжини. Такі блоки називають сторінками. Ця технологія є найпоширенішим підходом до реалізації віртуальної пам'яті в сучасних операційних системах.
Сторінкова пам'ять — це підхід до організації віртуальної пам'яті, при якому одиницею відображення віртуальних адрес на фізичні є регіон константного розміру (так звана сторінка). Типовий розмір сторінки — 4096 байт, для деяких архітектур — до128 Кб.
Підтримка такого режиму присутня в більшості 32-бітних та 64-бітних процесорів. Такий режим є класичним майже для усіх сучасних ОС, в тому числі Windows та сімейства UNIX. Широке використання такого режиму почалося з процесора VAX та ОС VMS з кінця 1970-х років. В сімействі x86 підтримка з'явилася з поколінням 386, першим 32-бітним поколінням.
Сторінкова організація пам'яті
Основна думка зводиться до формування таблиць описання пам'яті, які визначають стан її окремих сегментів/сторінок тощо. У разі нестачі пам'яті операційна система може відвантажити частину даних з оперативної пам'яті на диск, а до таблиці описів внести зазначення на відсутність цих даних у пам'яті. При спробі звернення до відсутніх даних процесор сформує виняток (різновид переривання) і віддасть управління операційній системі, яка поверне дані до пам'яті, а потім поверне управління програмі. Таким чином для програм процес підкачки даних з дисків відбувається непомітно.
Адреса, що використовується в машинному коді (тобто значення вказівника) називається «віртуальна адреса». Адреса, що процесор виставляє на шину називається «фізична адреса».
30.Алгоритм сегмента сторінкової адресації.
У системах з сегментною і сторінковою адресацією віртуальна адреса має складну структуру. Він розбитий на два бітові поля: селектор сторінки (сегменту) і зсув у нім. Відповідно, адресний простір виявляється таким, що складається з дискретних блоків. Якщо всі ці блоки мають фіксовану довжину і утворюють разом безперервний простір, вони називаються сторінками
Якщо довжина кожного блоку може задаватися, відповідають "діри" у віртуальному адресному просторі, такі блоки називаютьсясегментами (мал. 5.2). Як правило, один сегмент відповідає коду або даним одного модуля програми. Із сторінкою або сегментом можуть бути асоційовані права читання запису і виконання.
Така адресація реалізується апаратний. Процесор має спеціальний пристрій, званий диспетчером пам'яті