22) Каскадування мультиплексорів
В
інтегральному виконанні мультиплексори
випускають на чотири, вісім або шістнадцять
входів. Каскадування дозволяє реалізувати
комутацію довільного числа вхідних
ліній на базі серійних мікросхем
мультиплексорів меншої розрядності.
Приклад
побудови схеми мультиплексора на 16
входів на основі типових чотиривходових
мультиплексорів показаний на рис.
8.3.
Молодші розряди адреси А1, А0
підключаються до адресних входів усіх
мультиплексорів першого рівня, на
виходах яких виробляються такі
функції:
=F0X0
F1X1
F2X2
F3X3;
=F0X4
F1X5
F2X6
F3X7;
=F0X8
F1X9
F2X10
F3X11;
=F0X12
F1X13
F12X14
F3X15
,
де F0 – F3 – виходи внутрішніх
дешифраторів: F0=
;
F1=
A0;
F2=A1
;
F3=A1 A0; X15 – X0 – вхідні змінні.
Рис.
Каскадування мультиплексорів
Старші
розряди адреси А3, А2 подаються на адресні
входи мультиплексора другого рівня, на
виході якого формується остаточна
функція
D=
,
де
внутрішні виходи дешифратора визначаються
такими мінтермами:
F0=
;
F1=
A2
; F2=A3
;
F3=A3 A2 .
Нехай, наприклад, значення
адреси A3 A2 A1 A0=10112=1110. При цьому на вхід
другого рівня комутується
змінна
(оскільки
=1),
значення якої визначається з рівнянь
першого рівня:
=F3
X11=A1 A0 X11=1X11=X11.
23)Мультиплексування шин – це почергове перемикання шин (груп ліній) від кількох джерел інформації до одного приймача. Такі мікрооперації реалізуються схемами на основі мультиплексорів одиночних ліній. При виборі кількості й типу мультиплексорів враховують: число комутованих шин дорівнює 2m, де m – довжина адресного коду; і-й номер входу всіх мультиплексорів служить для підключення розрядів певної однієї шини. Для побудови схеми потрібно n двоадресних чотиривходових мультиплексорів, де n – довільна розрядність шин, що комутуються.
24)Демультиплексор відноситься до пристроїв комутування цифрової інформації. Він здійснює комутацію одного інформаційного входу до одного з декількох виходів, адреса якого задана. Демультиплексор має один інформаційний вхід, декілька виходів та адресні входи.
Таким чином, на приймальному кінці мультиплексованої магістралі потрібно виконати зворотну операцію - демультиплексування. Демультиплексор можна реалізувати на дешифраторі з n-входами, в якому вхід дозволу E використовується як інформаційний. Якщо для побудови схеми демультиплексора використати дешифратор без входу дозволу E, то необхідно мати m двовхідних логічних елементів 2І.
Входи дешифратора a1, а2 є адресними. Тому в залежності від адресного числа лише на одному з виходів дешифратора з'являється логічна одиниця, яка дає дозвіл до спрацювання лише одного з чотирьох кон'юкторів D2…D5. На другі входи кожного кон'юктора надходить шина сигналу x.
Вхідна інформація відтворюється на виході одного з чотирьох логічних елементів D2…D5, який одержав дозвіл по другому адресному входу.
Можна виконати синхронний демультиплексор, якщо використовувати три-входові логічні елементи 3І і на третій вхід подати синхросигнал або сигнал дозволу від зовнішнього джерела.
Функціонування демультиплексора 1-4 відбивається таблицею істинності.